• 대한음성학회지:말소리
• /
• 제65호
• /
• pp.93-103
• /
• 2008

In this paper, we propose a method for optimizing a multiple pronunciation dictionary used for modeling pronunciation variations of non-native speech. The proposed method removes some confusable pronunciation variants in the dictionary, resulting in a reduced dictionary size and less decoding time for automatic speech recognition (ASR). To this end, a confusability measure is first defined based on the Levenshtein distance between two different pronunciation variants. Then, the number of phonemes for each pronunciation variant is incorporated into the confusability measure to compensate for ASR errors due to words of a shorter length. We investigate the effect of the proposed method on ASR performance, where Korean is selected as the target language and Korean utterances spoken by Chinese native speakers are considered as non-native speech. It is shown from the experiments that an ASR system using the multiple pronunciation dictionary optimized by the proposed method can provide a relative average word error rate reduction of 6.25%, with 11.67% less ASR decoding time, as compared with that using a multiple pronunciation dictionary without the optimization.

• 한국정보통신학회논문지
• /
• 제13권1호
• /
• pp.75-80
• /
• 2009

1024비트 이상의 고비도 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용하는 타겟 RSA 프로세서에서, 128 비트 곱셈을 효율적으로 수행하기 위하여 실험을 통하여 최적화한 32비트 *32비트 곱셈기를 설계하고 검증하였다. 본 논문에서 설계한 곱셈기는 128비트 곱셈에 필요한 누적곱셈을 효율적으로 구현하는 데 필수적인 연산모듈이 된다. 구현된 곱셈기는 자동으로 합성 하였고, 기준이 되는 RSA 프로세서의 동작 주파수에서 정상적으로 동작하였다.

• 전기전자학회논문지
• /
• 제20권4호
• /
• pp.449-453
• /
• 2016

열악한 자연환경에 무작위로 배포되는 무선센서 네트워크(Wireless Sensor Networks : WSNs)의 센서 노드(node)에서의 고장은 필수적으로 발생하며, 무선센서 네트워크의 설계시 고려되어야 할 핵심과제이다. 본 논문에서는 센서노드에서 발생 가능한 고장모델을 분류하였다. 특히 CH(Cluster Head) 노드에 고장이 발생할 경우 고장을 복구 가능한 새로운 코드방식을 제안하고, 고장 복구 알고리즘을 제시하였다. 제안한 코드 방식은 기존 해밍코드대비 정보길이 16비트 이하에서 동등한 크기의 패리티 비트를 가지며, 코드 발생이 아주 간단한 장점을 가진다. 이것은 전력효율을 높이면서 WSN의 안정성을 유지하는 데 매우 중요하다.

• Journal of Communications and Networks
• /
• 제7권4호
• /
• pp.450-461
• /
• 2005

In this paper, we derive analytical expressions for the exact pairwise error probability (PEP) of a space-time coded system operating over spatially correlated fast (constant over the duration of a symbol) and slow (constant over the length of a code word) fad­ing channels using a moment-generating function-based approach. We discuss two analytical techniques that can be used to evaluate the exact-PEPs (and therefore, approximate the average bit error probability (BEP)) in closed form. These analytical expressions are more realistic than previously published PEP expressions as they fully account for antenna spacing, antenna geometries (uniform linear array, uniform grid array, uniform circular array, etc.) and scattering models (uniform, Gaussian, Laplacian, Von-mises, etc.). Inclusion of spatial information in these expressions provides valuable insights into the physical factors determining the performance of a space-time code. Using these new PEP expressions, we investigate the effect of antenna spacing, antenna geometries and azimuth power distribution parameters (angle of arrival/departure and angular spread) on the performance of a four-state QPSK space-time trellis code proposed by Tarokh et al. for two transmit antennas.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.365-368
• /
• 2001

This paper described a design and implementation of the division/square-root for a redundant floating point binary number using high-speed quotient selector. This division/square-root used the method of a redundant binary addition with 25MHz clock speed. The addition of two numbers can be performed in a constant time independent of the word length since carry propagation can be eliminated. We have developed a 16-bit VLSI circuit for division and square-root operations used extensively in each iterative step. It peformed the division and square-root by a redundant binary addition to the shifted binary number every 16 cycles. Also the circuit uses the nonrestoring method to obtain a quotient. The quotient selection logic used a leading three digits of partial remainders in order to be implemented in a simple circuit. As a result, the performance of the proposed scheme is further enhanced in the speed of operation process by applying new quotient selection addition logic which can be parallelly process the quotient decision field. It showed the speed-up of 13% faster than previously presented schemes used the same algorithms.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.44-48
• /
• 2008

가변 stage carry increment adder는 stage가 증가함에 따라 stage에서 계산되는 워드길이를 1비트씩 늘려줄 수 있으므로 속도는 $O(\sqrt{2n})$에 근접한다. 하지만 stage의 비트가 늘어남에 따라 stage에 입력되는 캐리의 팬 아웃이 증가하게 되고 이로 인하여 속도가 느려진다. 본 논문에서는 stage의 입력 비트를 증가하여도 팬 아웃이 stage에 관계없이 고정될 수 있는 알고리즘을 제안하고 37비트 덧셈기를 레이아웃하여 시뮬레이션 결과를 비교하였을 때 면적은 40% 늘어나는 것에 비해 덧셈기의 속도가 75% 향상되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.740-743
• /
• 2008

본 논문에서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용하는 RSA 프로세서에서, 128 비트 곱셈을 효율적으로 수행하기 위하여 실험을 통하여 최적화한 32비트 $^*$ 32비트 곱셈기에 대한 연구를 수행하였다. $1024{\sim}2048$ 비트까지 재구성이 가능한 고비도 타겟 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서 연구한 곱셈기는 128비트 곱셈에 필요한 누적곱셈 (MAC; multiply-and-aCcumultaion)을 효율적으로 구현하는 데 필수적인 연산모듈이 될 수 있다. 구현된 곱셈기는 시뮬레이션을 통하여 검증하였고, 자동 합성한 곱셈기 회로는 기준이 되는 RSA 프로세서의 동작 주파수에서 정상적으로 동작하였다.

• 한국정보통신학회논문지
• /
• 제16권11호
• /
• pp.2397-2404
• /
• 2012

수중에서의 통신은 해수면과 해저면 등에 의한 신호의 반사가 생겨 다중경로 현상이 발생한다. 이러한 다중경로의 영향으로 신호는 왜곡되고 원활한 수신을 방해하게 된다. 이러한 다중 경로 환경에서 본 논문에서는 수신신호의 성능을 향상시키고자 수중통신에 적합한 반복부호를 설정하였다. 적용가능한 반복부호로는 터보 부호와 LDPC 부호가 있으며, 성능 및 부호화 길이, 등화기 적용 등의 파라메타를 기반으로 수중통신에서는 터보 부호의 적용이 적합하다는 결론을 얻었다. 따라서 터보 부호 기반으로 다중경로로 인한 위상 오차 추정은 decision directed 방식을 이용하여 위상 추적을 하였다. 실제 동해 바다에서 송수신 거리가 3Km 그리고 데이터 속도를 1Kbps로 설정하여 터보 부호의 성능을 확인하였다.

• 한국항공우주학회지
• /
• 제32권7호
• /
• pp.76-82
• /
• 2004

본 논문에서는 델타연산자를 이용한 통합시스템에서 사전에 민감도가 낮게 설정된 폐루프 궤적을 성취해주는 상태 궤환 제어기의 설계기법이 제안되었다. 양시등급 시스템에서는 빠른 모드를 무시함으로써 수행되는 특이섭동기법에 의해서 그 차수가 감소된다. 제안된 기법은 특이성동상수의 범위에서 실제 궤적의 변화를 다룬다. 물론 최적화를 위한 필요조건들도 유도된다. 이전의 연구는 연속시스템에서 이루어졌으나 본 논문에서는 이산 시스템 및 델타통합시스템으로 확장하였다. 제안된 기법의 우수성은 수치예제를 통하여 확인되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.260-263
• /
• 2000

A technique that uses linear prediction to achieve noise reduction in a voice signal which has been mixed with an ambient noise (Signal to Noise (S-N) ratio = about 0dB) is proposed. This noise reduction method which is based on the linear prediction estimates the voice spectrum while ignoring the spectrum of the noise. The performance of the noise reduction method is first examined using the transversal linear predictor filter. However, with this method there is deterioration in the tone quality of the predicted voice due to the low level of the S-N ratio. An additional processing circuit is then proposed so as to adjust the noise reduction circuit with an aim of improving the problem of tone deterioration. Next, we consider a practical application where the effects of round on errors arising from fixed-point computation has to be minimized. This minimization is achieved by using the lattice predictor filter which in comparison to the transversal type, is Down to be less sensitive to the round-off error associated with finite word length operations. Finally, we consider a practical application where noise reduction is necessary. In this noise reduction method, both the voice spectrum and the actual noise spectrum are estimated. Noise reduction is achieved by using the linear predictor filter which includes the control of the predictor filter coefficient’s update.