• 한국정보과학회논문지:데이타베이스
• /
• 제33권2호
• /
• pp.224-238
• /
• 2006

XML이 인터넷 상에서 데이타 교환의 표준으로 자리매김하면서 스트리밍 환경의 XML 데이타에 대한 효과적인 조인 질의 처리도 증가하고 있다. 튜플 단위로 처리하는 기존의 데이타베이스 기법을 스트리밍 XML 데이타에 적용했을 때 제한된 메모리 사용에 따른 메모리 한계를 초과하는 문제가 발생한다. 또한 구조적인 특징을 가지는 XML 데이타에 대한 질의 경로 탐색 및 특정 부분 데이타에 대한 접근에 소모되는 처리 비용이 급격히 증가하는 문제가 발생하게 된다. 근본적으로 전체 데이타가 아닌 부분 데이타를 저장하고 질의 처리해야 하는 스트리밍 환경에 적용하기에는 부적절하다. 따라서 스트리밍 XML 데이타에 맞는 저장 기법으로 적은 메모리의 사용을 통해 빠르게 조인 프레디킷을 만족하는 부분 스트리밍 데이타를 검색할 수 있는 새로운 기법이 요구된다. 본 논문에서는 적은 메모리 사용을 위한 저장 기법을 위해 PCDATA와 CDATA에 해당되는 부분만을 추출하여 저장한다. 그리고 빠른 조인 프레디킷(Predicate) 비교를 위해 DTD의 구조정보 중 지시자(Cardinality) "*" 와 "+"를 기초하여 영역 윈도우(Range Window)를 설정하여 질의에 만족하는 윈도우만을 선택적으로 조인하는 기법을 제안하여 문제를 해결한다.

• 수면정신생리
• /
• 제3권1호
• /
• pp.15-24
• /
• 1996

REM 수면이 학습 및 기억 과정에 관련이 있다는 증거는 많으나 아직도 향후 밝혀져야 할 부분이 많다. 학습후에는 REM 수면이 유의하게 증가한다는 주장과 증가하지 않는다는 연구결과가 있어 의견의 일치를 보이지 않고 있다. 그러나 연구 결과들을 종합하면 내용이 쉽고 단순한 학습후에는 REM 수면의 증가가 없으나 내용이 복잡하고 생소하며 정서적으로 중요한 학습후에는 유의한 REM 수면의 증가를 보인다는 점에서는 일치하고 있다. 이 결과는 Rotenberg(6)의 학습에 대한 두가지의 서로 상반된 행동양식, 즉 탐색활동과 탐색의 포기라는 관점에서의 해석과 일치한다. 아무튼 REM 수면은 장기 기억의 고정과 유지에 중요하며, 불완전한 학습은 REM 수면의 증가를 자극하는 일련의 사건들은 가동시키고 이는 학습을 완성하는데 기여하는 것으로 보인다. 학습전, 후의 REM 수면의 박탈에 대한 연구도 REM 수면이 학습/기억 과정과 밀접히 관련됨을 시사한다. 학습전 REM 수면의 박탈에 대한 연구는 REM 수면이 장기기억에서 저장의 고정과정에 적극적으로 관여됨을 시사한다. 학습후 REM 수면의 박탈에 대한 연구는 REM 수면 "window"라는 개념을 이끌어 냈고 "window"에 해당하는 시간에 REM 수면을 박탈하면 학습장애를 초래하는데, 특히 학습 후 첫번째 나타나는 REM 수면 "window"가 학습과정에서 가장 중요함을 시사한다. REM 수면의 발생과 관련된 뇌의 전기신경생화학적인 일련의 사건들이 기억과 관련된다는 증거들이 많다. REM 수면중 발생하는 해마의 리듬과 기억의 신경생물 학적 기전에 관한 모델중 대표적인 모델인 장기증폭(long-term potentiation)의 관련성이 제안되고 있으며 REM 수면의 박탈은 중추신경계에서 단백질 합성의 장애 및 acetylcholine과 catecholamine 등의 신경 전달물질의 활성에 장애를 주고 이는 기억장애의 결과로 나타난다는 연구들이 있다. 아직도 REM 수면의 기억관련 기능은 의문점이 많다. 향후 분자생물학의 응용 및 뇌의 대사활동이 수면주기에 따라 아주 다름을 보여주는 brain metabolic mapping technique의 이용은 단백질의 합성의 수준에서 REM 수면과 기억/학습과정의 관련성에 대한 이해를 높여줄 것이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권3호
• /
• pp.411-424
• /
• 2017

An all-digital delay-locked loop (DLL) for a mobile memory interface, which runs at 0.11-2.5 GHz with a phase-shift capability of $180^{\circ}$, has two internal DLLs: a global DLL which uses a time-to-digital converter to assist fast locking, and shuts down after locking to save power; and a local DLL which uses a phase detector with an adaptive phase sampling window (WPD) to reduce jitter accumulation. The WPD in the local DLL adjusts the width of its sampling window adaptively to control the loop bandwidth, thus reducing jitter induced by UP/DN dithering, input clock jitter, and supply/ground noise. Implemented in a 65 nm CMOS process, the DLL operates over 0.11-2.5 GHz. It locks within 6 clock cycles at 0.11 GHz, and within 17 clock cycles at 2.5 GHz. At 2.5 GHz, the integrated jitter is $954fs_{rms}$, and the long-term jitter is $2.33ps_{rms}/23.10ps_{pp}$. The ratio of the RMS jitter at the output to that at the input is about 1.17 at 2.5 GHz, when the sampling window of the WPD is being adjusted adaptively. The DLL consumes 1.77 mW/GHz and occupies $0.075mm^2$.

• 정보보호학회논문지
• /
• 제14권6호
• /
• pp.125-134
• /
• 2004

스마트카드와 같이 계산능력이나 메모리가 제한된 암호학적인 장치를 구현할 때 부채널 공격을 고려해야 할 뿐만 아니라 장치내에 내장되어 있는 암호학적인 알고리즘은 적은 메모리를 이용하여 효율적인 연산을 수행해야 한다. 이러한 목적으로 부채널 공격에 대한 윈도우 기반의 대응방법으로 Moller 방법, Okeya-Takagi 방법, Overlapping window 방법 등이 제안되었다. 하지만 Moller 방법과 Okeya-Takagi 방법은 SPA에 안전한 대응방법이기 때문에 다른 공격들(DPA, Second-Order DPA, Address-DPA)을 방어하기 위하여 추가적인 연산이 요구되며 Overlapping window 방법은 많은 저장 공간을 요구하는 단점이 있다. 본 논문에서는 기존의 대응방법들에 대하여 장단점을 분석하고 각각의 대응방법들의 장점을 이용하여 기존의 모든 부채널 공격에 안전하면서 효율적인 대응방법을 제안한다. 더욱이 제안하는 대응방법은 혼합 좌표계를 이용하여 효율성을 더욱더 높일 수 있다.

• 전자공학회논문지D
• /
• 제35D권9호
• /
• pp.70-76
• /
• 1998

본 논문에서는 LCB 공간광변조기의 화소를 전자적으로 제어함으로써 LCD에서 빛을 통과시키는 창을 만들고, 이러한 창을 전자적으로 상하 좌우로 이동시킴으로써 홀로그램을 고밀도로 각다중화할 수 있는 방법을 제시하였다. “10×10”의 화소를 창의 기본크기로 사용할 경우 1,536개의 어드레스를 만들 수 있고, “2×2”의 화소를 창의 기본크기로 사용하여 총 38,400개의 어드레스를 만들 수 있다. 본 논문에서 제안된 방법의 유효성을 입증하기 위해, 30개의 어드레스를 이용하여 영상을 기록하고 복원하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.388-388
• /
• 2012

In this letter, We have investigated cell characteristics of the alloy FePt-NDs charge trapping memory capacitors with high-k $Al_2O_3$ dielectrics as a blocking oxide. The capacitance versus voltage (C-V) curves obtained from a representative MOS capacitor embedded with FePt-NDs synthesized by the post deposition annealing (PDA) treatment process exhibit the window of flat-band voltage shift, which indicates the presence of charge storages in the FePt-NDs. It is shown that NDs memory with high-k $Al_2O_3$ as a blocking oxide has performance in large memory window and low leakage current when the diameter of ND is below 2 nm. Moreover, high-k $Al_2O_3$ as a blocking oxide increases the electric field across the tunnel oxide, while reducing the electric field across the blocking layer. From this result, this device can achieve lower P/E voltage and lower leakage current. As a result, a FePt-NDs device with high-k $Al_2O_3$ as a blocking oxide obtained a~7V reduction in the programming voltages with 7.8 V memory.

• 한국전기전자재료학회논문지
• /
• 제18권5호
• /
• pp.439-444
• /
• 2005

We investigated the structural and electrical properties of BLT films grown on Si covered with $ZrO_{2}$ buffer layer. The BLT thin film and $ZrO_{2}$ buffer layer were fabricated using a metalorganic decomposition method. The electrical properties of the MFIS structure were investigated by varying thickness of the $ZrO_{2}$ layer. AES and TEM show no interdiffusion and reaction that suppressed using the $ZrO_{2}$ film as a buffer layer The width of the memory window in the C-V curves for the MFIS structure decreased with increasing thickness of the $ZrO_{2}$ layer. It is considered that the memory window width of MFIS is not affected by remanent polarization. Leakage current density decreased by about four orders of magnitude after using $ZrO_{2}$ buffer layer. The results show that the $ZrO_{2}$ buffer layers are prospective candidates for applications in MFIS-FET memory devices.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.284-287
• /
• 2017

본 연구에서는 3차원 소자 시뮬레이션을 통하여 단일 게이트 피드백 전계효과 트랜지스터의 전기적 특성과 채널 길이에 따른 메모리 윈도우 특성 변화를 확인하였다. 소자의 채널 길이는 50 nm에서 100 nm까지 변화시켜가며 시뮬레이션을 수행하였다. 시뮬레이션 결과 0에 가까운 문턱전압이하 기울기(< 1 mV/dec)와 ${\sim}1.27{\times}10^{10}$의 $I_{on}/I_{off}$ 비율을 얻었다. 또한 메모리 윈도우를 확인한 결과 채널 길이 50 nm의 소자는 0.31 V의 메모리 윈도우가 생성되었으나 채널 길이 100 nm의 소자는 메모리 윈도우가 생성되지 않았다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.911-913
• /
• 2008

In this work, nonvolatile memory (NVM) devices for system on panel of flat panel display (FPD) were fabricated using low temperature polycrystalline silicon (LTPS) thin film transistor (TFT) technology with an oxide-nitride-oxynitride (ONOn) stack structure on glass. The results demonstrate that the NVM devices fabricated using the ONOn stack structure on glass have suitable switching characteristics for data storage with a low operating voltage, a threshold voltage window of more than 1.8 V between the programming and erasing (P/E) states after 10 years and its initial threshold voltage window (${\Delta}V_{TH}$) after $10^5$ P/E cycles.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.85-86
• /
• 2007

A poly(vinylidene fluoride-trifluoroethyene) (P(VDF-TrFE)) copolymer thin film having ${\beta}$ phase was prepared by sol-gel method. The electrical properties of the film were studied to evaluate the possibility for appling to a ferroelectric random access memory. In order to characterize its electrical properties, we produced a MFS (metal-ferroelectric-semiconductor) structure by evaporation of Au electrodes. The C-V (capacitance-voltage) measurement revealed that the Au/P(VDF-TrFE)/Si structure with a 4 wt% film had a memory window width of about 0.5V for a bias voltage sweep of 1V.