• 제목/요약/키워드: verilog HDL

검색결과 415건 처리시간 0.034초

Verilog HDL을 이용한 SDTV용 8bit 색상 보정기의 설계 (Design of an 8-bit Color Adjustor for SDTV Using Verilog HDL)

  • 전병웅;송인채
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.801-804
    • /
    • 2005
  • In this paper, we designed an 8-bit color adjustor for SDTV using Verilog HDL. The conversion block requires a lot of multiplication. So we adopted Booth algorithm to reduce amount of operation and processing time. To improve speed, we designed the system output as parallel structure. We synthesized the designed system using Xilinx ISE and verified the operation through simulation using Modelsim.

  • PDF

Digital Hearing Aids Specific $\mu$DSP Chip Design by Verilog HDL

  • Jarng, Soon-Suck;Chen, Lingfen;Kwon, You-Jung
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2005년도 ICCAS
    • /
    • pp.190-195
    • /
    • 2005
  • The hearing aid chip described in this paper is an analog & digital mixed system. The design focuses on the$\mu$DSP core. This $\mu$DSP core includes internal time delays to two inputs from front and rear microphones. The paper consists of two parts; one is the composure and signal processing algorithm of digital hearing aids and the other is Verilog HDL codes for$\mu$DSP cores. All digital modules in the design were coded and synthesized by Verilog HDL codes which were verified by Mentor Graphics and Synopsis semiconductor chip design tools.

  • PDF

SEED 암호알고리즘의 Verilog HDL 구현을 위한 최적화 회로구조 (An Optimal Circuit Structure for Implementing SEED Cipher Algorithm with Verilog HDL)

  • 이행우
    • 디지털산업정보학회논문지
    • /
    • 제8권1호
    • /
    • pp.107-115
    • /
    • 2012
  • This paper proposes on the structure for reducing the circuit area and increasing the computation speed in implementing to hardware using the SEED algorithm of a 128-bit block cipher. SEED cipher can be implemented with S/W or H/W method. It should be important that we have minimize the area and computation time in H/W implementation. To increase the computation speed, we used the structure of the pipelined systolic array, and this structure is a simple thing without including any buffer at the input and output circuit. This circuit can record the encryption rate of 320 Mbps at 10 MHz clock. We have designed the circuit with the Verilog HDL coding showing the circuit performances in the figures and the table.

SystemC 구성요소를 이용한 SystemVerilog 기반 검증환경 (SystemVerilog-based Verification Environment using SystemC Constructs)

  • 오영진;송기용
    • 융합신호처리학회논문지
    • /
    • 제12권4호
    • /
    • pp.309-314
    • /
    • 2011
  • 시스템의 복잡도가 증가함에 따라 상위수준 추상화에 기반한 시스템수준 설계 및 하드웨어의 기능적 검증을 위한 방법론의 중요성이 부각되고 있으며, Verilog HDL(Hardware Description Language)에 하드웨어 검증기능이 추가된 SystemVerilog를 이용하는 시스템수준의 기능적 검증방법이 각광받고 있다. SystemVerilog는 Verilog HDL의 확장된 형태로 하드웨어 설계언어와 검증언어의 특징을 모두 포함하나, 다중상속을 허용하지 않는다. 본 논문에서는 SystemVerilog 기반의 검증환경과 다중상속을 허용하는 SystemC 의 구성요소를 SystemVerilog DPI(Direct Programming Interface) 및 ModelSim macro를 이용해 결합한 다중상속이 가능한 검증환경을 구성한다. 다중상속이 허용된 검증환경 시스템은 특정부분을 수정 후 재실행으로 DUT(Design Under Test)의 기능 검증을 쉽게 수행할 수 있으며, OOP(Object Oriented programming) 기법을 이용한 코드의 재사용성이 높아 또 다른 DUT의 동작 검증에 재사용할 수 있다.

진화한 설계 패러다임의 블루스펙 시스템 레벨 하드웨어 기술 언어 (An Advanced Paradigm of Electronic System Level Hardware Description Language; Bluespec SystemVerilog)

  • 문상국
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 춘계학술대회
    • /
    • pp.757-759
    • /
    • 2013
  • 수 년 전까지만 해도 Verilog나 VHDL과 같은 하드웨어 기술언어 (HDL)를 사용한 레지스터 전송수준의 설계 기법은 기존의 회로도에 의존했던 방법에 비해 최첨단의 기술로 인식되었고 현재까지도 디지털 회로를 설계하는 방법으로 가장 널리 사용되고 있다. 하지만 공정 기술의 발전으로 반도체 칩의 트랜지스터 집적도가 십억 개 단위를 훌쩍 넘어서는 시대가 열림에 따라, 레지스터 전송 수준에서 회로를 설계하는 것은 너무도 복잡한 일이 되어버려, 더 이상 시대의 요구에 부응하지 못하여 설계 패러다임이 상위수준에서 설계와 합성이 이루어지는 쪽으로 변화하여야 한다. 블루스펙 HDL은 현재까지 개발된 HDL 중 유일하게 시스템 레벨에서 회로를 설계하는 것을 가능하게 함과 동시에 합성이 가능한 코드를 생성해주는 언어이다. 본 고에서는, 아직 많이 알려지지는 않았지만, 진화한 설계 패러다임을 지향하는 블루스펙 HDL에 대해 소개하고 분석하도록 한다.

  • PDF

Verilog UDP Library의 등가 게이트수준 모델 생성 (Generation of Gate-level Models Equivalent to Verilog UDP Library)

  • 박경준;민형복
    • 전자공학회논문지SC
    • /
    • 제40권1호
    • /
    • pp.30-38
    • /
    • 2003
  • Verilog HDL의 UDP(User Defined Primitive) 라이브러리는 디지털 회로 설계 과정에서 시뮬레이션을 위해 사용된다. 그러나 합성이 되지 않는 특성으로 인해 이와 등가의 게이트수준 라이브러리를 따로 만드는 데에 많은 시간과 노력이 소요된다. 등가의 게이트수준 모델이 존재하지 않을 경우 이는 테스트 과정에서 고장 검출율을 낮추는 요인이 되므로 등가 게이트수준 모델 생성은 필수적이며 이의 자동화가 필요하다. 이를 위해 매우 복잡한 알고리즘이 발표되기는 했지만 Verilog UDP library의 특성상 보다 더 간단한 알고리즘으로 구현이 가능하다. 알고리즘이 간략해짐에 따라 이를 구현하는 데에 걸리는 시간과 노력이 절약되고 프로그램 실행시간도 크게 줄일 수 있다.

Verilog-HDL을 이용한 다중필드 패킷분류 알고리듬의 설계 검증 (The verification of the hardware implementation of packet classification algorithm on multiple fields by Veriolg-HDL)

  • 홍성표;김준형;최원호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
    • /
    • pp.852-855
    • /
    • 2003
  • This paper reports the RFC(Recursive Flow Classification) algorithm that is available on multiple fields. It is easy to be implemented by both software and hardware. For high speed classification of packets, the implementation of RFC is essential by hardware. Hence, in this paper, RFC algorithm is simulated by Verilog-HDL, and it verify the efficiency of the algorithm. The result shows that the algorithm can perform a packet classification within several cycles. It is not only much faster than software implementation but also enough to support OC192c.

  • PDF

GCC2Verilog Compiler Toolset for Complete Translation of C Programming Language into Verilog HDL

  • Huong, Giang Nguyen Thi;Kim, Seon-Wook
    • ETRI Journal
    • /
    • 제33권5호
    • /
    • pp.731-740
    • /
    • 2011
  • Reconfigurable computing using a field-programmable gate-array (FPGA) device has become a promising solution in system design because of its power efficiency and design flexibility. To bring the benefit of FPGA to many application programmers, there has been intensive research about automatic translation from high-level programming languages (HLL) such as C and C++ into hardware. However, the large gap of syntaxes and semantics between hardware and software programming makes the translation challenging. In this paper, we introduce a new approach for the translation by using the widely used GCC compiler. By simply adding a hardware description language (HDL) backend to the existing state-of- the-art compiler, we could minimize an effort to implement the translator while supporting full features of HLL in the HLL-to-HDL translation and providing high performance. Our translator, called GCC2Verilog, was implemented as the GCC's cross compiler targeting at FPGAs instead of microprocessor architectures. Our experiment shows that we could achieve a speedup of up to 34 times and 17 times on average with 4-port memory over PICO microprocessor execution in selected EEMBC benchmarks.

디지털 위상고정루프의 시스템 모델링 및 검증 방법 소개 (Introduction to System Modeling and Verification of Digital Phase-Locked Loop)

  • 김신웅
    • 전기전자학회논문지
    • /
    • 제26권4호
    • /
    • pp.577-583
    • /
    • 2022
  • 위상고정루프에 대해 선형 위상-도메인 모델링을 진행하여 시스템의 안정성을 고려한 각 블록의 설계 매개 변수들을 설정한 이후 빠른 동작 특성을 확인하기 위해 Verilog-HDL 기반의 모델링을 수행할 수 있다. 이때 단순한 동작 특성뿐 아니라 위상잡음 및 비선형 특성까지 모델링에 반영할 수 있는데, 본 논문에서는 디지털-시간 변환기(DTC)의 비선형 특성 및 디지털 조정 발진기(DCO)의 위상잡음 모델링을 추가로 소개한다. 동작 모델을 사용하여 시스템 레벨의 설계를 마치면 시간-도메인 영역에서 과도 응답 시뮬레이션을 진행하여 설계 타당성을 확인할 수 있으며, 출력 신호 결과를 위상잡음 그래프로 나타내어 이를 이상적인 위상잡음 그래프와 비교함으로써 동작과 성능에 대한 검증이 가능함을 나타내었다. 시간-도메인 영역에서 시뮬레이션 소요시간 비교를 위해 TSMC 0.18-㎛ 공정을 사용한 아날로그 위상고정루프의 설계 결과와 비교하였으며, 6 us의 과도 응답 해석을 진행했을 때 1.43초로 트랜지스터 레벨의 아날로그 설계 방식(692초) 대비 484배 빠른 시뮬레이션 시간을 나타내었다.

RC-DBA 알고리즘을 적용한 OLT와 ONU의 Verilog HDL 구현 (Implementation of a OLT and ONU through a RC-DBA algorithm by verilog HDL)

  • 강현진;장종욱
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
    • /
    • pp.610-612
    • /
    • 2005
  • EPON은 점대다점 구조를 가지기 때문에 ONU에서 OLT로 데이터를 전송하는 상향 트래픽 전송에서 전송매체를 공유함에 따라 충돌이 발생하게 된다. 그러므로 모든 사용자가 공정한 매체 접근 권한을 가지고 경쟁 없이 전송을 하기 위한 매체접근 제어 기술이 필수적이다. RC-DBA 알고리즘은 버스트 트래픽 지원과 ONU들 사이의 공정성 지원 등의 장점을 가진 매체접근 제어 알고리즘이다. 본 논문에서는 RC-DBA 알고리즘을 적용한 OLT와 간단한 ONU를 하드웨어 기술 언어인 Verilog HDL을 사용하여 작성하고 시뮬레이션을 해봄으로써 그 기능을 검증하였다.

  • PDF