• 한국통신학회논문지
• /
• 제22권12호
• /
• pp.2736-2743
• /
• 1997

본 논문에서는 확장된 시간 영역 유한 차분 알고리듬을 적용해서 초고주파 증폭기를 전파 해석하였다. 증폭기에 포함된 능동 소자는 등가 전류원을 이용해서 모델링하였다. 등가 전류원은 전자기파와 능동 소자와의 상호 작용을 특정지어 주고 시간 영역 유한 차분 알고리듬에 적용할 수 있게 해준다. 이를 확인하기 위하여 실제로 증폭기를 제작하고, 측정한 결과와 시간 영역 유한 차분법으로 해석한 결과가 잘 일치함을 보였다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2006년도 춘계학술대회 논문집
• /
• pp.407-409
• /
• 2006

This paper presents the methods of designing the control circuits for a Class D amplifier to have a peak performance. The proposed approach is based on the three functional components - a carrier generator, a feedback circuit and a dead-time circuit. First the analog signal is applied to the controller, which outputs the 3 level PWM waveform. The controller used for this experiment is made of the operational amplifier and the logic circuit. The experimental results show that the control circuit performs with satisfaction and its output is proportional to input audio signal, providing a satisfactory 3 level PWM pattern. From this design methodology, by implementing a proposed control circuit we can achieve the efficient Class D amplifier using the half-bridge, full-bridge or push-pull topology at the output stage.

• 전자공학회논문지SC
• /
• 제39권4호
• /
• pp.25-35
• /
• 2002

본 논문에서는 단일 폴리 공정을 기반으로 하여 8b 해상도로 200MHz의 고속 동작을 하기 위해 최적화된 시간 공유 서브레인징 ADC(Analog-to-Digital Converter)를 제안한다. 제안하는 ADC는 높은 정확도를 요구하는 하위 ADC에 이중 채널 구조를 적용하여 높은 샘플링 주파수를 보장하였고, 새로운 기준 전압 인가 방식을 적용하여 기준 전압의 빠른 정착 시간을 얻으면서 동시에 칩 면적을 크게 감소시켰다. 기준 전압을 생성하는 저항열에서는 선형성 및 속도 향상을 위해 기존의 인터메쉬드 구조를 보완한 새로운 저항열을 사용하였다. 8 비트 수준의 정밀도에서 면적 및 전력 소모를 최소화하기 위해 공통 드레인(common- drain) 증폭기 구조를 사용하여 샘플-앤-홀드 증폭기(Sample-and-Hold Amplifier：SHA)를 설계하였으며, 입력단에 스위치와 캐패시터로 구성된 동적 공통 모드 궤환 회로(Dynamic Common Mode Feedback Circuit)를 사용하여 SHA의 동적 동작 범위(dynamic range)를 증가시켰다. 동시에 상위 ADC와 하위 ADC간의 신호 처리를 단순화시키기 위해 상위 ADC에 새로운 인코딩 회로를 제안하였다.

• 한국전자파학회논문지
• /
• 제13권10호
• /
• pp.998-1004
• /
• 2002

본 논문은 하나의 파일롯 신호를 이용하여 다중 캐리어를 수용하는 IMT-2000 전 대역에서 동작하는 중계기용 Feedforward 선형증폭기의 설계 및 제작에 관한 것이다. 본 논문에서 제시한 방법은 기존에 나와있는 파일롯 신호 인가 방법과는 달리 하나의 파일롯 신호를 분기하여 첫번째 루프(혼변조 신호 추출 루프)와 두번째 루프(혼변조 신호 제거 루프)에 인가함으로써, 증폭기에 입력되는 입력신호의 주파수와 레벨의 변화에 따라 자동 적응적으로 혼변조 신호들을 제거하도록 설계하였다. 제작 결과 2110 MHz - 2170 MHz 주파수 범위에서 최종 출력이 20 W$_{avg}$ 일 때 임의의 20 MHz에서 IMD 특성이 -60 dBc 이하가 됨으로써 20 dB 이상을 개선시켰으며 제안된 선형증폭기는 중계기의 다중캐리어 선형증폭기로서 적합함을 확인하였다.

• Journal of Electrical Engineering and information Science
• /
• 제2권6호
• /
• pp.197-201
• /
• 1997

To realize 10-Gbit/s optical transmission systems, we designed and fabricated a limiting amplifier with extremely high operation frequencies over 10-GHz using AlGaAs/GaAs heterojunction bipolar transistors (HBTs), and investigated their performances. Circuit design and simulation were performed using SPICE and LABRA. A discrete AlGaAs/GaAs HBT with the emitter area of 1.5${\times}$10$\mu\textrm{m}$$^2$, used for the circuit fabrication, exhibited the cutoff frequency of 63GHz and maximum oscillation frequency of 50GHz. After fabrication of MMICs, we observed the very wide bandwidth of DC∼15GHz for a limiting amplifier from the on-wafer measurement. Ceramic-packaged limiting amplifier showed the excellent eye opening, the output voltage swing of 750mV\ulcorner, and the rise/fall time of 40ps, measured at the data rates of 10-Gbit/s.

• Transactions on Electrical and Electronic Materials
• /
• 제2권4호
• /
• pp.1-6
• /
• 2001

In this paper, a 1.5 V high-gain high-frequency CMOS complementary operational amplifier is presented. The input stage of op-amp is designed for supporting the constant transconductance on the Input stage by consisting of the parallel-connected rail-to-rail complementary differential pairs. And consisting of the class-AB rail-to-rail output stage using the concept of elementary shunt stage and the grounded-gate cascode compensation technique for improving the low PSRR which was a disadvantage in the general CMOS complementary input stage, the load dependence of open loop gain and the stability of op- amp on the output load are improved, and the high-gain high-frequency operation can be achieved. The designed op-amp operates perfectly on the complementary mode with the 180° phase conversion for a 1.5 V supply voltage, and shows the DC open loop gain of 84 dB, the phase margin of 65°, and the unity gain frequency of 20 MHz. In addition, the amplifier shows the 0.1 % settling time of .179 ㎲ for the positive step and 0.154 ㎲ for the negative step on the 100 mV small-signal step, respectively, and shows the total power dissipation of 8.93 mW.

• 센서학회지
• /
• 제31권2호
• /
• pp.120-124
• /
• 2022

With advancements in underwater stealth technology for naval vessels, new sensor configurations for detecting targets have been attracting increased attention. Latest underwater mines adopt multiple sensor configurations that include electric field sensors to detect targets and to help acquire accurate ignition time. An underwater electric field sensor consists of a pair of electrodes, signal processing unit, and preamplifier. For detecting underwater electric fields, the preamplifier requires low-noise amplification at ultra-low frequency bands. In this paper, the specific requirements for low-noise preamplifiers are discussed along with the experimental results of various setups of matched transistors and chopper stabilized operational amplifiers. The results showed that noise characteristics at ultra-low frequency bands were affected significantly by the voltage noise density of the chopper amplifier and the number of matched transistors used for differential amplification. The fabricated preamplifier was operated within normal design parameters, which was verified by testing its gain, phase, and linearity.

• 한국전자통신학회논문지
• /
• 제15권3호
• /
• pp.421-432
• /
• 2020

본 논문에서는 S-밴드 군용 레이더에 사용되고 기존의 TWTA를 대체하기 위해 GaN HEMT 기반 증폭모듈을 이용하여 개발한 2kW급 반도체증폭기(SSPA)를 제안하였다. 제안한 SSPA는 8개의 증폭모듈로 이루어진 고출력증폭모듈, 구동증폭모듈, 제어모듈 및 전원공급 장치로 이루어져 있다. 제안한 SSPA는 1) 증폭모듈과 구성부품은 공간적 제약으로 작은 패키지에 통합설계 되었으며, 2) PCB 내장형 하모닉필터를 이용하여 고주파를 제거하였으며, 그리고 3) 입력신호의 듀티 변화에 대응하여 일정한 출력이 유지되도록 하는 자동이득조절기를 설계하였다. 제안된 SSPA는 최대 48 dB의 이득과 3.1~3.5 GHz의 주파수 대역에서 63-63.6 dBm의 출력 전력을 보였다. 자동이득조절 기능은 15-20 dBm의 입력전력 변동에도 대해서, 출력전력이 63dBm 전후로 일정하게 유지하는 것을 확인하였다. 마지막으로 MIL-STD-810의 시험기준을 만족하는 높은 (55 ℃) / 낮은 (-40 ℃) 온도시험 프로파일을 이용한 온도시험을 통해 개발된 시스템의 신뢰성을 검증하였다. 개발된 SSPA는 경량, 고출력, 고이득, 안전기능, 낮은 수리비, 짧은 수리시간 등 측면에서 기존의 TWTA 증폭기보다 우수한 것을 확인하였다.

• 한국산학기술학회논문지
• /
• 제18권9호
• /
• pp.444-453
• /
• 2017

기존 RTDS를 이용한 PV PHIL(Power-Hardware-In-Loop) Simulator는 확장성과 유연성의 문제로 인하여 일반 DC Amplifier를 이용한 많은 연구가 진행되었으나, PV Inverter와 연계할 경우에 과도 상태의 출력이 발생하여 안정성과 PV Inverter의 성능 개선이 불가능하였다. 따라서, 이러한 문제점을 해결하기 위하여 본 논문에서는 PV PHILS의 출력 성능 향상과 안정적인 운영이 이루어질 수 있는 제어 알고리즘을 제안한다. 즉, 이 제어 알고리즘은 DC Amplifier의 전기적 출력 특성을 극복하기 위해 정전압(CV), 정전류(CC) 상태에 따라 전압, 전류의 목표 값을 제어하고 각 장치별 특성 고려한 Multi-rate 기반의 특성을 갖는다. 먼저, PV Array의 수학적인 모델링과 DC Amplifier 그리고 DC 전력측정용 Isolated 장치와 통합하여 실시간 처리 기반의 장치로 구성하였고, 제안한 알고리즘이 적용된 PV PHILS와 실제 계통에 연계된 PV Inverter를 이용한 성능시험을 통해서, 그 결과가 기존 방법에 대비해 우수성 및 유용성을 입증하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.401-406
• /
• 2004

In this paper, a new time-domain adaptive predistortion scheme is proposed to compensate for the nonlinearity of high power amplifiers (HPA) in OFDM systems. A complex Wiener-Hammerstein model (WHM) is adopted to describe the input-output relationship of unknown HPA with linear dynamics, and a power series model with memory (PSMWM) is used to approximate the HPA expressed by WHM. By using the PSMWM, the compensation input to HPA is calculated in a real-time manner so that the linearization from the predistorter input to the HPA output can be attained even if the nonlinear input-output relation of HPA is uncertain and changeable. In numerical example, the effectiveness of the proposed method is confirmed and compared with the identification method based on PSMWM.