• 방송공학회논문지
• /
• 제8권1호
• /
• pp.30-36
• /
• 2003

영상압축기술의 발전으로 인하여 디지털 영상은 대부분 압축된 형태로 사용된다. 이러한 압축된 영상을 축소 및 확대하는 것은 네트웍환경에서의 대역폭에 따른 축소된 영상 전송과 디스플레이 장치에 맞는 크기로의 영상 조절 등 다양한 응용에 사용 가능하다. 가장 대표적인 압축 방식은 DCT를 이용해서 영상을 부호화하는 것이다. 최근 DCT로 부호화된 영상에 대해 DCT 영역에서 직접 축소한 후 다시 DCT 영역에서 확대해 원래 크기의 DCT로 부호화된 영상을 얻는 방법에 대한 연구가 진행되어왔다. 이러한 연구의 주관심사는 최종적으로 부호화된 결과 영상의 화질을 개선하는 것이다. 본 논문에서는 DCT로 부호화된 영상을 축소하기 위해, 변경된 IDCT 방법을 제안한다. 그리고 변경된 IDCT 방법을 사용해서 DCT 영역에서 직접 축소된 영상을 얻는 방법과 이에 대응하는 확대된 영상을 얻는 새로운 방법을 제시한다. 제시된 영상 축소 방법과 확대 방법을 같이 사용함으로써 DCT 영역에서 축소 후 확대된 영상은 가장 최근에 제안된 방법들보다 높은 PSNR값을 나타낸다.

• 정보처리학회논문지A
• /
• 제18A권2호
• /
• pp.39-44
• /
• 2011

본 논문은 통합 비디오 코덱에 적용할 수 있는 DCT와 양자화 회로에 대한 고성능 구조를 제안한다. 제안된 구조는 JPEG, MPEG-1/2/4, H.264, VC-1과 같은 동영상 압축 표준들에 사용되는 모든 변환과 양자화에 적용할 수 있다. 통합 DCT 회로 구조를 위해 8x8 DCT의 변환행렬을 재배치하는 순열행렬을 정의하였고 $4{\times}4$ DCT의 변환행렬과 통합하기 위해 $8{\times}8$ 변환행렬을 4개의 $4{\times}4$ 변환행렬로 나누었다. $8{\times}8$ DCT는 재배치와 분할된 변환행렬을 기반으로 $4{\times}4$ DCT 연산을 반복하여 수행된다. 구현된 회로는 사용자가 변환 계수를 입력하기 때문에 앞으로 등장할 어떤 종류의 DCT 변환에도 매우 쉽게 확장할 수 있다. DCT 회로의 곱셈기들은 회로 크기를 최소화하기 위해 양자화 회로에서 사용되는 곱셈기들과 공유하였다. 이때, 양자화 회로는 회로 구현에 필요한 자원과 처리 시간의 증가 없이 DCT 회로와 통합된다. 제안된 DCT와 양자화 회로는 RTL로 구현하였고 FPGA가 탑재된 보드에서 동작을 검증하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
• /
• pp.1383-1386
• /
• 1997

Discrete cosine transform(DCT) is the most popular block transform coding in lossy mode. DCT is close to statistically optimal transform-the Karhunen Loeve transform. In this paper, a module for DCT encoder is made with TMS320C80 based on JPEG and MPEG, which are intermational standards for image compression. the DCT encoder consists of three parts-a transformer, a vector quantizer and an entropy encoder.

• 한국통신학회논문지
• /
• 제30권12C호
• /
• pp.1214-1221
• /
• 2005

본 논문에서는 DCT 평면에서 modulation transfer function (MTF)을 사용한 정지영상 워터마킹 방법을 제안하였다. 정지영상에 삽입된 워터마크의 가시성을 줄이기 위하여 인간의 시각적 특성을 나타내는 MTF를 사용하였다. 제안한 워터마킹 방법이 lowpass filtering 및 cropping 등의 공격에 강인한 특성을 나타내었다. 공간평면과 DCT 평면 사이의 에너지 상관관계를 이용하여 DCT 평면에서 삽입될 워터마크의 길이와 공간 평면에서 원하는 peak signal to noise ratio (PSNR)가 주어졌을 때 DCT 평면에서 워터마크 weighting factor를 구하는 식을 유도하였으며, 원하는 PSNR과 공간평면 및 DCT 평면에서 계산된 PSNR이 본 실험에서 사용한 7가지 영상에 대하여 최대 0.07dB이내로 오차를 나타내었다.

• 대한전자공학회논문지SP
• /
• 제41권2호
• /
• pp.35-40
• /
• 2004

본 논문에서는 정지 영상의 원하는 PSNR을 만족하도록 삽입될 워터마크의 길이를 DCT 평면에서 계산하는 방법을 제안하였다. DCT의 에너지 관계를 이용하여, 삽입될 워터마크의 길이를 DCT 평면에서 직접 계산하는 식을 유도하였다. 여러 개의 실험 영상에 대해 실험결과를 통하여 제안한 방법의 효용성을 입증하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2019년도 추계학술대회
• /
• pp.249-251
• /
• 2019

In the ongoing standardization of Versatile Video Coding (VVC), DCT-2, DST-7 and DCT-8 are designated as the vital primary transform kernels. Due to the effectiveness of DST-4 and DCT-4 in smaller resolution sequences, DST-4 and DCT-4 transform kernel can also be used as the replacement of the DST-7 and DCT-8 transform kernel respectively. While storing all of those transform kernels, ROM memory storage is considered as the major issue. So, to deal with this scenario, a unified DST-3 based transform kernel derivation method is proposed in this paper. The transform kernels used in this paper is DCT-2, DST-4 and DCT-4 transform kernels. The proposed ROM memory required to store the matrix elements is 1368 bytes each of 8-bit precision.

• 한국콘텐츠학회논문지
• /
• 제11권1호
• /
• pp.9-15
• /
• 2011

제로-워터마킹은 디지털 콘텐츠에 워터마크를 삽입하지 않음으로써 데이터 왜곡과 품질 저하를 피할 수 있는 디지털 워터마킹 기법이다. 이 논문에서는 DCT 영역에서 CRT를 기반으로 한 제로-워터마킹 기법인 DCT0CRT를 제안한다. 무질서한 방식으로 선택된 DCT 블록의 DC 또는 낮은 주파수의 AC 계수들 중에서, 워터마크 정보와 매칭되는 CRT 기반 조건을 만족하는 것을 선택하고, 이러한 선택 정보를 키로 생성함으로써, DCT 영역에서 제로-워터마킹이 가능하도록 지원한다. 이 워터마킹 기법은 이미지에 어떤 변경도 하지 않기 때문에, 이 워터마킹 기법을 적용한 이미지의 품질은 다른 CRT 기반 워커마킹 기법에 비하여 우수하며, 샤프닝, 블러링, JPEG 손실 압축 등을 이용한 공격에도 워터마크가 강인함을 보여준다.

• 한국콘텐츠학회논문지
• /
• 제12권9호
• /
• pp.1-8
• /
• 2012

본 논문에서는 집적영상의 압축 방법 중에 하나인 적응적인 블록 모드 선택을 이용한 3D-DCT 기반의 압축 방법에 율-왜곡 최적화 방법을 적용하여 부호화 효율을 개선하는 방법을 제안한다. 적응적인 블록 모드 선택을 이용한 3D-DCT 기반의 압축 방법은 영상 특성에 따라 적응적으로 다양한 크기의 3D-DCT 블록을 구성한 후에 3D-DCT를 수행하는 방법이다. 제안 방법은 기존 방법에서 최적 블록 모드를 선택할 때, 율-왜곡 최적화 방법을 적용하여 부호화 효율을 개선하였다. 또한 실험을 통해 집적영상에 적합한 최적의 라그랑지 계수를 제시하였다. 제안 방법은 기존 방법과 비교해 약 5%의 비트량 절감 효과를 가진다.

• 자연과학논문집
• /
• 제7권
• /
• pp.27-35
• /
• 1995

정지영상이나 동영상 코딩에 적용되는 2-D DCT의 효율적인 VLSI 구현을 위한 방법을 제시하였다. 2차원 상태공간식에 근거한 알고리즘 및 데이타 분할기법을 활용하여 다중프로세서 구조에서 문제가 되는 프로세서간의 통신량을 크게 감축시켰으며, 모든 통신을 국부적(local)이 되도록 하였다. 순차 주사 방식의 영상데이타를 입력할 수 있도록 설계하여 입력장치에 소요되는 하드웨어를 최소화하였으며, 계산의 순서를 조정함으로써 일반적인 행.열 분할 방법을 사용하는 2-D DCT에서 필요로 하는 Transposition RAM을 제거하였다. 제안된 VLSI 구조는 실시간 one-chip 2-D DCT 및 보다 큰 2-D DCT로 확장될 수 있다.

• 한국통신학회논문지
• /
• 제29권1C호
• /
• pp.119-128
• /
• 2004

이 논문에서는 곱셈기를 사용하지 않고 덧셈기 만을 사용하여 DCT를 효과적으로 수행하는 저전력 구조를 제안하였다. 고속처리가 가능하면서도 구현 하드웨어의 크기를 최소화하기 위하여 8-point DCT를 4 cycle에 수행하는 구조를 사용하였다. 즉, 첫 번째 cycle에서 사용한 계수용 하드웨어를 두 번째부터 네 번째까지의 계산에서도 공통으로 사용할 수 있는 구조를 채택하였다. 덧셈기 만을 사용하는 기존의 구조들은 CSD(Canonic signed digit)형의 계수를 사용하여 덧셈의 수를 줄이고 있다. 본 논문에서는 Common subexpression sharing 방식을 채용함으로서 하드웨어를 더욱 감소시킬 수 있는 구조를 제안하였다. 그 결과 8-point DCT의 경우에 CSD 만을 사용한 구조와 비교하여 19.5%의 덧셈 수 감소 효과를 달성하였다.