• 제목/요약/키워드: test procedures

검색결과 1,841건 처리시간 0.027초

Part 23 급 항공기 엔진인증 비행시험 절차 조사 (Research of Part 23 Level Aircraft Engine Certificate Flight Test Procedure)

  • 류승현;박영훈;문희장
    • 한국항공운항학회지
    • /
    • 제25권1호
    • /
    • pp.35-39
    • /
    • 2017
  • The engine is the most significant and essential part of the aircraft. As a result, systematical handling in the aircraft development stage is required from engine design to implementation to the full-scale airframe. This survey demonstrates the procedures demanded by the KAS 23 Civil Aircraft to acquire the engine Type Certification and the flight test procedures for ensuring the operational stability. Surveys were conducted on domestic and international aircraft engine certifications, technical regulations and documentations related to the Means of Compliance for flight test development stage. In addition, organized reference items that should be considered for the certification of engine flight test procedures were reviewed based on the KC-100.

Robustness for Pairwise Multiple Comparison Procedures with Trimmed Means under Violated Assumptions : Bonferroni, Shaffer, and Welsch Procedure

  • Kim, Hyun-Chul
    • Communications for Statistical Applications and Methods
    • /
    • 제4권3호
    • /
    • pp.775-785
    • /
    • 1997
  • Robustness rates for repeated measures pairwise multiple comparison procedures were investigated in a split plot design with one between- and one within-subjects factor using untrimmed and trimmed data. Five factors were manipulated in the study: distribution, sphericity, variance-covariance heteroscedasticity, total sample size, and sample size ratio. The Welsch test (W) and the Welsch test on trimmed data $(W_{RT})$ performed better than the other procedures, but had a liberal tendency. The trimmed difference score Bonferroni Procedure $(B_{DT})$ was a good choice in some conditions.

  • PDF

Java/RTI를 위한 Test Suite 개발 (Development for Java/RTI Test Suite)

  • 이정욱;김용주;김영찬
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 춘계종합학술대회
    • /
    • pp.749-752
    • /
    • 2003
  • HLA(High Level Architecture)는 미 국방성에서 제안한 분산 시뮬레이션을 위한 실시간 분산 데이터 공유를 위한 객체, 시간, 인터페이스 규격을 말한다. 이 HLA는 (1) Rules, (2) Interface Specification, (3) Object Model Template 둥의 3가지 구성요소로 정의되며, 인터페이스 명세를 구현한 것이 RTI(Run-Time Infrastructure)이다. RTI는 분산 운영체계가 응용 프로그램에게 서비스를 제공하는 것과 유사한 방법으로 Federation을 구성하고 있는 Federate들에게 상호연동에 필요한 서비스를 제공한다. 모든 서비스들이 표준에 적합하게 구현되었는지 테스트하기 위한 방법은 DMSO에서 제안한 RTI를 검증하기 위한 2단계 과정을 통해 테스트된다. 본 논문에서는 1단계 테스트를 위한 테스트 절차와 그 방법에 대해 논한다 테스트 결과를 토대로 각 영역에서 DMSO에서 제안한 Level One Test Procedures에 따라 RTI가 Interface Specification에 적합하게 구현되었는지 확인하며, 각 단계마다 올바른 명령과 예상된 결과가 나오는지 테스트하기 위한 Test Suite를 개발한다.

  • PDF

전기자동차용 전동기/제어기의 시험 방법 (Test method for Motor/controller for Electric Vehicle)

  • 오성철
    • 전력전자학회논문지
    • /
    • 제8권4호
    • /
    • pp.328-335
    • /
    • 2003
  • 본 논문에서는 전기자동차용 전동기/제어기를 시험하기 위한 절차를 제시하였다. 현재 전기자동차용 전동기/제어기의 시험에 관한 국제 규격은 주로 안전 운전을 위한 최소 기준치를 정의하고 있지만 상세한 시험 방법에 대해서는 기술하고 있지 않다. 시험 항목 및 방법을 개발하기 위하여 기존의 선진국 규격에 대하여 전문가들의 의견을 바탕으로 보완 작업을 수행하였다. 개발된 규격에 따라 전동기/제어기의 시험 방법을 제시하였으며 다양한 부하 장치를 사용할 경우의 시험 방법을 제시하였다. 시험 절차는 주로 전동기 제어기 조합시험에 주안점을 두었으며 부하 장치로는 전동기-발전기, 와전류형 엔진 다이나모, 교류 다이나모 등을 사용하였으며 전동기/제어기를 차량에 탑재하지 않은 상태에서 전동기/제어기의 실제 주행모드 운전 특성을 시험하기 위한 방법을 제시하였다.

비용을 고려한 신뢰성 샘플링검사 설계에 관한 연구 (The Study on the Failure Rate Sampling Plan Considering Cost)

  • 조재립
    • 산업경영시스템학회지
    • /
    • 제23권59호
    • /
    • pp.97-103
    • /
    • 2000
  • This study considers the design of life test sampling inspection plans by attributes for failure rate level qualification at selected confidence level. The lifetime distribution of products is assumed to be exponential. MIL-STD-690C and KS C 6032 standards provide this procedures. But these procedures have some questions to apply in the field. The cost of test and confidence level($1-{\beta}$ risk) are the problem between supplier and user. So, we suggest that the optimal life test sampling inspection plans using expected cost model considering product cost, capability, environmental test cost, etc.

  • PDF

On Estimating the Parameters of an Extended Form of Logarithmic Series Distribution

  • Kumar, C. Satheesh;Riyaza, A.
    • Communications for Statistical Applications and Methods
    • /
    • 제20권5호
    • /
    • pp.417-425
    • /
    • 2013
  • We consider an extended version of a logarithmic series distribution and discuss the estimation of its parameters by the method of moments and the method of maximum likelihood. Test procedures are suggested to test the significance of the additional parameter of this distribution and all procedures are illustrated with the help of real life data sets. In addition, a simulation study is conducted to assess the performance of the estimators.

자세음양 균형검사로서 Fukuda Stepping Test에 대한 문헌적 고찰 (Review on Fukuda Stepping Test, Its Procedures and Criteria for the Evaluation of the Postural Balance Control)

  • 배진용;이재민;이경란;이영준;인창식
    • 턱관절균형의학회지
    • /
    • 제4권1호
    • /
    • pp.5-7
    • /
    • 2014
  • Objectives: Neurological examination on balance function is widely applied in clinical practice. Balance function may be clinically relevant to an assessment of yinyang balance in such therapies as temporomandibular joint balancing medicine. Fukuda stepping test is a relatively not-well-known method of balance function test. This study reviewed the procedures and criteria of Fukuda stepping test. Method: Recent articles on Fukuda stepping test were searched in public database (Pubmed, Proquest) and reviewed for its procedures and clinical implications. Results: Fukuda stepping test adopts 50 steps or 100 steps with subsequent assessment of the deviation or displacement of the subject. It may not be reliable during acute phase. Conclusion: Fukuda stepping test may be utilized and be further developed to assess balance function in the neurological management of functions.

  • PDF

하이브리드 궤도회로 시험방법 및 절차에 관한 연구 (Study on Test methods and Procedures of Hybrid Track Circuit)

  • 권부석;정호형;이기서;이창룡
    • 한국전자통신학회논문지
    • /
    • 제9권3호
    • /
    • pp.335-342
    • /
    • 2014
  • 본 논문에서는 하이브리드 궤도회로(Hybrid Track Circuit : HTC)의 실용화를 위한 시험방법과 그 절차에 대하여 연구하였다. 침목이나 도상 등 다양하고 특수한 선로 환경과 RFID 태그와 리더기, 안테나 구조를 고려한 시험방법을 제시함으로서 하이브리드 궤도회로의 서울메트로 구간 시범설치와 고속열차 구간 적용 연구에 활용이 가능하다. 또한 하이브리드 궤도회로 개발 프로젝트의 산출물 간 인터페이스와 설치방법 및 시험절차 등 안전하고 신뢰성 높은 결과를 도출하기 위한 방법을 제시하였다.

A Note on Bootstrapping in Sufficient Dimension Reduction

  • Yoo, Jae Keun;Jeong, Sun
    • Communications for Statistical Applications and Methods
    • /
    • 제22권3호
    • /
    • pp.285-294
    • /
    • 2015
  • A permutation test is the popular and attractive alternative to derive asymptotic distributions of dimension test statistics in sufficient dimension reduction methodologies; however, recent studies show that a bootstrapping technique also can be used. We consider two types of bootstrapping dimension determination, which are partial and whole bootstrapping procedures. Numerical studies compare the permutation test and the two bootstrapping procedures; subsequently, real data application is presented. Considering two additional bootstrapping procedures to the existing permutation test, one has more supporting evidence for the dimension estimation of the central subspace that allow it to be determined more convincingly.

Built-In 테스트 방식을 이용한 RAM(Random Access Memory)의 고장 검출 (Fault Detection of Semiconductor Random Access Memories Using Built-In Testing Techniques)

  • 김윤홍;임인칠
    • 대한전자공학회논문지
    • /
    • 제27권5호
    • /
    • pp.699-708
    • /
    • 1990
  • This paper proposes two test procedures for detecting functional faults in semiconductor random access memories (RAM's) and a new testimg scheme to execute the proposed test procedures. The first test procedure detects stuck-at faults, coupling faults and decoder faults, and requires 19N operations, which is an improvement over conventional procedures. The second detects restricted patternsensitive faults and requires 69N operations. The proposed scheme uses Built-In Self Testing (BIST) techniques. The scheme can write into more memory cells than I/O pins can in a write cycle in test mode. By using the scheme, the number of write operations is reduced and then much testing time is saved.

  • PDF