• 한국전자통신학회논문지
• /
• 제15권2호
• /
• pp.357-362
• /
• 2020

군 전술정보통신체계(TICN: Tactical Information and Communication Network)의 하위체계라 할 수 있는 전술다기능단말기(TMFT: Tactical Multi-Functional Terminal)는 개인 사용자에게 음성통화, 데이터 송수신, 멀티미디어 서비스를 제공하는 체계이다. 2011년도 개발당시 전술다기능단말기 전원회로는 충전IC를 거쳐 각각의 소자에 전원을 공급하는 구조였으나, 새로 개선된 전원회로는 충전IC를 별도로 구성하지 않고 PMIC(Power Management Integrated Circuit)를 통해 각 소자에 전원이 공급되도록 하였다. 본 논문에서는 개발단계의 전원회로설계가 적용된 전술다기능단말기와 신규 PMIC를 적용한 전술다기능단말기의 전원구조를 비교하였다. 그리고 소비전류, 충전시간, 충전 시 단말기 온도상승 등의 성능평가를 통해서 설계 개선 및 부품의 적합성을 검증하였다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.689-696
• /
• 2021

본 논문에서는 고장예측진단 및 건전성 관리 기법(Prognostics and Health Management, PHM)을 적용하기 위해 해당 시스템 혹은 회로 내부에서 결함특성을 감지하고 예측할 수 있는 회로 구조를 제안하였다. 기존 연구에서 회로 결함의 진행에 따라, S-parameter 크기 최소값의 주파수가 변화하는 것을 확인하였다. 이러한 특성을 기존에는 네트워크 분석기(Network Analyzer)를 활용하여 측정하였으나, 본 연구에서는 같은 결함검출기법을 활용하더라도 큰 계측장비 없이 결함의 진행상황 및 잔여 수명, 결함발생 여부를 확인할 수 있는 소형화된 회로를 설계하였다. 본 연구에서는 S-parameter의 변화를 야기하는 임피던스의 변화를 감지할 수 있도록 회로를 설계하였으며, Bond-wire의 온도반복에 따른 S-parameter 변화 측정결과를 제안하는 회로에 적용하였다. 이를 통해 해당 회로가 Bond-wire의 결함을 감지할 수 있다는 것을 성공적으로 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 B
• /
• pp.694-696
• /
• 2002

Transformers together with all equipment and accessories shall be designed and constructed to withstand the mechanical and thermal stresses produced by external short circuit which include three phase, single line-to-ground, double line-to-ground and line-to-line faults etc. Generally the Short Circuit Test of transformers is tested according to the ANSI/IEEE, IEC/JEC, KS etc, in domestic. In this study, it will be showed and compared the difference of symmetrical current for short circuit test of a Pad -mounted transformer according to with ANSI /IEEE and IEC.

• 한국컴퓨터정보학회논문지
• /
• 제23권8호
• /
• pp.1-7
• /
• 2018

Previous test equipment was bulky, took a long time to check, and was somewhat less economical. Since most of the checks were about analog signals, we preferred to check them using reference equipments. In this paper, a digital circuit design based on AITS is used to implement signals that can not utilize commercial measurement resources, and also designed and manufactured equipment that can inspect SRU. These test equipments were tested and evaluated by development, operation, and field evaluation, and they were installed to the Korean Field Force. This contributed to the improvement of operability by shortening the inspection time from 83.2 minutes to 7.8 minutes on average In addition, it did not utilize the reference equipment, so it could play a big role in lowering the mass production cost.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 A
• /
• pp.38-40
• /
• 2002

A study on the test method and the test facilities of synthetic capacitive current tests have been very slight and the direct test method with the short-circuit generator and power transformer only used up to now. However, according to the development of analysis technique of power system and design and manufacture technique we are realized that direct testing method is not satisfactory to evaluate the performance of circuit-breaker because it is difficult to simulate precisely the conditions of power system. Therefore, in order to solve these problem this paper deals with the tests methods and the design technique of the tests facilities of the synthetic capacitive current based on the same theory with the synthetic short-circuit tests.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.359-362
• /
• 2000

In this paper, we propose a test pattern generation algorithm on the basis of the identification of undetectable faults for Speed-Independent(SI) asynchronous control circuits. The proposed methodology generates tests from the specification of a target circuit, which describes the behavior of the circuit in the form of Signal Transition Graph (STG). The proposed identification method uses only topological information of a target circuit and reachability information of a fault-free circuit, which is generated in the form of Binary Decision Diagram(BDD) during pre-processing. Experimental results show that high fault coverage over single input stuck-at fault model is obtained for several synthesized SI circuits and the use of the identification process as a preprocessing decreases execution time of the proposed test generation with negligible costs.

• 한국정보처리학회논문지
• /
• 제5권3호
• /
• pp.862-872
• /
• 1998

본 논문에서는 경계면 스캔 구조에서의 클럭 입력을 갖는 순서회로를 위한 지연시험 구조와 지연시험 절차를 개발하였다. 지연시험 대상회로가 클럭 입력을 갖는 순서회로일 경우, 기존의 경계면 스캔 구조에서의 지연시험은 중복패턴의 입력, 클럭 입력과 데이터 입력과의 시간 간격과, 패턴 입력과 응답값 캡쳐까지의 시간 문제에 의해 적절치 않음을 보였다. 본 논문에서 제안하는 ARCH-S는 클럭 카운팅 기술을 이용하여 정해진 수의 클럭을 대상회로의 클럭 입력선에 적용시킴으로써 대상회로에 입력되는 입력 패턴의 중복을 피할 수 있다. 또한 대상회로를 정상 속도에서 동작할 수 있도록 시스템 클럭을 TCK로 사용한다. 연속적인 클럭 발생에 TCK를 사용함으로써 대상회로를 정상 속도에서 검증할 수 있다. 제안된 ARCH-S 구조는 시뮬레이션을 통해 동작의 정확성과, 기존의 구조와 비교하여 향상된 성능을 가짐을 확인하였다.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제16권4호
• /
• pp.331-337
• /
• 2016

Purpose: The purpose of this study is the analysis of the failure mechanisms effect of circuit design characteristics of the ballast for LED Lamp Methods: Recently, electronic circuit of ballasts for LED lamp are being occurred on various failure mechanisms (whiskers, ion migration, heat dissipation problem, switching element damage) because electronic ballast circuit design characteristics are becoming more and more diverse. Results: we analysis failure mechanisms that occurs in accordance with the circuit design characteristics The ballast for LED lamp were divided into three different types (Type A, Type B, Type C) considering circuit design characteristics (thermal design, PCB patten spacing, element material) and it was experimented in the acceleration test conditions ($85^{\circ}C$, 85% R.H). Conclusion: We confirmed that failure mechanism of the ballast for LED Lamp had occurred differently in accordance with the circuit design characteristics.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2009년도 춘계학술대회 논문집
• /
• pp.364-367
• /
• 2009

현재 국내에서 제조되는 저압 30AF(Ampere Frame) 소형 차단기의 경우 선로 단락사고 시 특성에 따라 순시 (Instantaneous) 동작이 다르게 반응함으로써 정전범위 확대, 정격단락차단용량(Rated short-circuit breaking capacities) 초과로 인한 폭발 및 Trip시 Arc방출 등 많은 문제점을 보이고 있다. 최종부하의 전단에 설치되는 저압차단기(Low voltage circuit-breakers)는 그 기능 및 역할이 큰 만큼 안전성을 중대시키는 것이 매우 중요하다. 본 논문은 국내에서 제조되는 30AF 소형 차단기의 사고유형과 제조사별 순시 Trip 동작속도의 시험 data를 확보하여 이를 분석하였다. 이는 향후 저압차단기의 안전에 관한 규격개정에 활용될 수 있을 것으로 사료된다.

• 한국컴퓨터정보학회논문지
• /
• 제3권2호
• /
• pp.99-104
• /
• 1998

본 논문에서는 다단 논리회로의 고장을 완벽하게 검출할 수 있는 테스트 패턴 생성기를 설계하였다. 이 테스트 기법은 테스트 패턴 생성 논리회로를 사용하여 생성하였다. 생성된 테스트 패턴은 기존의 전체 테스트 방법에 비해 패턴을 크게 감소시켰다. 이 테스트패턴 생성기는 다단 논리회로에서의 모든 고장을 검출할 것으로 본다. 여러 가지 I.C 테스트 방법 중에서 어떤 방법을 선택할 것인지는 고장검출 속도에 영향을 준다. 가장 중요한 것은생산단가이며 설계된 테스트 패턴 생성기는 저가형이다.