• 제목/요약/키워드: sum-product (SP) algorithm

검색결과 6건 처리시간 0.02초

On Combining Chase-2 and Sum-Product Algorithms for LDPC Codes

  • Tong, Sheng;Zheng, Huijuan
    • ETRI Journal
    • /
    • 제34권4호
    • /
    • pp.629-632
    • /
    • 2012
  • This letter investigates the combination of the Chase-2 and sum-product (SP) algorithms for low-density parity-check (LDPC) codes. A simple modification of the tanh rule for check node update is given, which incorporates test error patterns (TEPs) used in the Chase algorithm into SP decoding of LDPC codes. Moreover, a simple yet effective approach is proposed to construct TEPs for dealing with decoding failures with low-weight syndromes. Simulation results show that the proposed algorithm is effective in improving both the waterfall and error floor performance of LDPC codes.

복잡도를 줄인 LDPC 복호를 위한 새로운 Simplified Sum-Product 알고리즘 (New Simplified Sum-Product Algorithm for Low Complexity LDPC Decoding)

  • 한제희;선우명훈
    • 한국통신학회논문지
    • /
    • 제34권3C호
    • /
    • pp.322-328
    • /
    • 2009
  • 본 논문은 BER 성능을 높인 LDPC 복호를 위한 새로운 SSP 알고리즘을 제안한다. 제안하는 SSP 알고리즘은 추가적인 연산 없이 곱셈 연산과 나눗셈 연산을 덧셈 연산과 뺄셈 연산으로 대체가 가능하다. 제안하는 SSP 알고리즘은 In[tanh(x)] 함수와 $tanh^{-1}[exp(x)]$ 함수를 각각의 양자화 테이블을 사용하여 단순화하기 때문에 연산 복잡도를 줄일 수 있다. 시뮬레이션 결과 제안하는 SSP 알고리즘은 기존의 근사화 SP 알고리즘과 비교하여 BER 성능을 $0.3\;{\sim}\;0.8\;dB$ 향상시킨 것을 보여준다.

Simplified 2-Dimensional Scaled Min-Sum Algorithm for LDPC Decoder

  • Cho, Keol;Lee, Wang-Heon;Chung, Ki-Seok
    • Journal of Electrical Engineering and Technology
    • /
    • 제12권3호
    • /
    • pp.1262-1270
    • /
    • 2017
  • Among various decoding algorithms of low-density parity-check (LDPC) codes, the min-sum (MS) algorithm and its modified algorithms are widely adopted because of their computational simplicity compared to the sum-product (SP) algorithm with slight loss of decoding performance. In the MS algorithm, the magnitude of the output message from a check node (CN) processing unit is decided by either the smallest or the next smallest input message which are denoted as min1 and min2, respectively. It has been shown that multiplying a scaling factor to the output of CN message will improve the decoding performance. Further, Zhong et al. have shown that multiplying different scaling factors (called a 2-dimensional scaling) to min1 and min2 much increases the performance of the LDPC decoder. In this paper, the simplified 2-dimensional scaled (S2DS) MS algorithm is proposed. In the proposed algorithm, we figure out a pair of the most efficient scaling factors which multiplications can be replaced with combinations of addition and shift operations. Furthermore, one scaling operation is approximated by the difference between min1 and min2. The simulation results show that S2DS achieves the error correcting performance which is close to or outperforms the SP algorithm regardless of coding rates, and its computational complexity is the lowest comparing to modified versions of MS algorithms.

DVB-S2 기반 고속 LDPC 복호를 위한 효율적인 CNU 계산방식에 관한 연구 (A Study on Efficient CNU Algorithm for High Speed LDPC decoding in DVB-S2)

  • 임병수;김민혁;정지원
    • 한국정보통신학회논문지
    • /
    • 제16권9호
    • /
    • pp.1892-1897
    • /
    • 2012
  • 본 논문은 DVB-S2 기반 고속 LDPC 복호를 하기 위한 효율적인 CNU(Check Node Update) 계산방식에 대해 분석하였다. LDPC의 복호 속도는 CNU 계산 과정에 의존한다. 기존의 CNU 계산방식에서 LUT를 고려한 SP(Sum-Product)방식은 속도가 늦어지는 단점이 있다. 이에 본 논문에서는 SC-NMS(Self-Corrected Normalized Min-Sum) 방식을 제안한다. LUT 연산을 제거한 MS(Min-Sum) 방식에 정규화 계수 '${\alpha}$'를 곱하는 Normalized Min-Sum(NMS) 방식은 MP 방식보다 성능은 약간 감소하지만 critical path를 없애고 클럭 주기를 줄일 수 있어 구현에 있어서 고속화를 위한 효율적인 CNU 계산방식이다. 또한, 복호과정에서 반복 시 이전 반복에서의 엣지 값과 현재 반복에서의 엣지 값을 비교하여 부호가 바뀌면 신뢰성이 없음을 간주하여 현재 엣지에 "0"을 할당하는 SC(Self-Corrected) 방식을 연구하였다. SC-NMS 방식을 적용하여 시뮬레이션 한 결과, SC-NMS 방식은 SP 방식에 비해 0.1dB의 성능열화를 보였지만, 계산의 복잡도와 복호 속도를 고려했을 때, SC-NMS 방식이 최적의 CNU 계산 방식이라는 것을 확인하였다.

HSS 기반의 고속 LDPC 복호기 FPGA 설계 (A FPGA Design of High Speed LDPC Decoder Based on HSS)

  • 김민혁;박태두;정지원
    • 한국전자파학회논문지
    • /
    • 제23권11호
    • /
    • pp.1248-1255
    • /
    • 2012
  • 본 논문에서는 DVB-S2에 제시된 LDPC 복P호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구 하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬 처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산 방식을 제안하였고, 최적의CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

벡터길이 비교를 이용한 고속 Matching Pursuit (Fast Matching Pursuit based on Vector Length Comparison)

  • 오석병;전병우
    • 대한전자공학회논문지SP
    • /
    • 제38권2호
    • /
    • pp.129-137
    • /
    • 2001
  • Matching Pursuit Algorithm은 저 전송 채널에서의 비디오 부호화에 뛰어난 효과를 나타내고 있지만, 주어진 입력 영상을 가장 유사하게 표현 하는데 필요한 구성 신호들을 찾아내기 위한 연산량이 많다는 현실적 문제점을 갖고 있다. 본 논문은 영상에 열화를 주지 않고 연산량을 크게 줄일 수 있는 새로운 방법을 제안한다. 이 방법은 전체적인 Matching Pursuit Algorithm중에서 가장 많은 연산을 요구하는, 영상을 구성하는 기본 신호들을 찾아내는데 필요한 내적 연산을 줄이는데 기초한다. 이를 위해 첫번째 과정으로 기존의 고속 방법인 분리성(Separable property)을 이용한 방법을 사용하여 주어진 입력영상과 수직성분의 1차원 기본 신호를 내적 하여 생성되는 결과값들을 저장한다. 두 번째 단계에서는 수평성분의 1차원 신호와의 내적 연산에 적용되는 부분들로 이루어진 1차원 신호들을 위치벡터의 개념을 도입하여 벡터길이를 측정한 후, 그 길이 값과 현재까지의 최대 내적 절대값을 서로 비교한 후 수평성분과의 내적 연산을 수행할지 하지 않을지를 판단한다. 대부분의 신호들은 다음단계의 내적 연산을 필요로 하지 않기 때문에 내적 연산랑을 크게 줄일 수 있다. 실험결과에 나타난 바와 같이, 대부분의 영상에서 화질에 전혀 열화를 수반하지 않고 기존 Neff의 고속방법보다 약 70%정도의 내적 연산량이 줄어듦을 알 수 있다.

  • PDF