• Design & Manufacturing
• /
• 제14권1호
• /
• pp.1-7
• /
• 2020

In this study, the variation of the shrinkage in the thickness direction of the molded parts according to the gate size of the polymer core fabricated through the 3D printer using the SLS method was studied. The polymer cores are laser sintered and the powder material is nylon base PA2200. The polymer cores have lower heat transfer rate and rigidity than the metal core due to the characteristics of the material. Therefore, the injection molding test conditions are set to minimize the deformation of the core during the injection process. The resin used in the injection molding test is a PP material. The packing condition was set to 80, 90 and 100% of the maximum injection pressure for each gate size. The runner diameter used was ∅3mm, and the gates were fabricated in semicircle shapes with cross sections 1, 2, and 3 ㎟, respectively. Thickness measurement was performed for 10 points at 2.5 mm intervals from the point 2.5 mm away from the gate, and the shrinkage to thickness was measured for each point. The shrinkage rate according to the gate size tends to decrease as the cross-sectional area decreases as the maximum injection pressure increases. The average thickness shrinkage rate was close to 0% when the packing pressure was 90% for the gate area of 1mm2. When the holding pressure was set to 100%, the shrinkage was found to decrease by 3% from the standard dimension due to the over-packing phenomenon. Therefore, the smaller the gate, the more closely the molded dimensions can be molded due to the high pressure generation. It was confirmed that precise packing process control is necessary because over-packing phenomenon may occur.

• 대한치과보철학회지
• /
• 제34권4호
• /
• pp.746-754
• /
• 1996

개교증, 절연부 파절, 변색등 심미적 요인으로 라미네이트를 설측연장시 연장길이에 따른 파절강도를 알아보기위해 발거된 60개의 상악 전치의 순면에 3개의 seating form을 형성하고sheet wax를 사용하여 가로 5mm $^*$세로 5mm $^*$두께 0.9mm의 block을 형성하고, 각 군에 따라 I군 : 0.5mm, II군 : 1mm, III군 : 2mm, IV군 : 0mm로 설측 연장 길이를 달리하여 block을 형성 이를 인상채득하여 내화모형을 제작하였다. 여기에 라미네이트용 도재를 2회에 걸쳐 축성 통법대로 소성 제작하였다. block에 맞추어 contouring하고, 내화매몰재를 제거 sandblast처리를 시행하였다. 그후 레진시멘트로 합착하였다. 절치간 각도를 127도로 특별히 제작된 holding device를 이용하여 인스트론 만능시험기에 시편을 거상하고, 분당 0.5mm cross head speed로 파절강도를 측정하여 다음과 같은 결과를 얻었다. 1. 각 군의 평균파절강도는 대조군인 설면으로 연장치 않은 IV군에서 86.95Mpa, 0.5mm 연장한 I군에서 44.98Mpa, 1.0mm연장한 II군에서 27.47Mpa, 2.0mm연장한 III군에서 19.61Mpa의 순으로 나타났다. 2. 모든 실험군 사이에는 통계적으로 유의성 있는 차이를 나타냈고(p<0.01), 이러한 실험 결과로 미루어 보아 라미네이트 디자인시, 설면으로 연장치 않거나, 절연부의 피개가 불가피한 경우에는 설면으로 0.5mm 연장하는 것이 파절 강도면에서 유리하다고 사료된다.

• 대한기계학회논문집A
• /
• 제37권1호
• /
• pp.113-119
• /
• 2013

뿌리기술로 불리는 생산기반기술은 국내 주력기간산업과 미래유망산업 관련 제품의 품질 및 생산성을 좌우하는 핵심기술로서 제조산업의 주류를 이루는 중소기업의 경쟁력 강화를 위한 최적의 생산기반기술 관련 지식의 공유 및 확산은 매우 중요하다. 그러나, 생산기반기술은 현장 경험과 숙련 정도에 의존도가 높은 공정기술이기 때문에 이를 지식의 형태로 표준화하여 시스템적으로 공유하기 어렵다. 본 연구에서는 대표적인 모바일 핵심부품 중 하나인 휴대폰 외장부품 제조를 위해 공통적으로 필요한 부품 설계, 금형설계, 금형가공, 사출성형공정 최적화, 표면처리 등의 주요 기반기술의 표준화 및 정보화를 수행하였다. 또한, 이를 쉽게 축적, 공유하도록 하기 위하여 지식저작도구, 의미기반 데이터베이스, 웹 포털 서비스로 구성된 웹 기반 지식공유 시스템을 구축하였다.

• Korean Chemical Engineering Research
• /
• 제62권1호
• /
• pp.80-86
• /
• 2024

본 연구는 고체 바이오연료 생산용 원료로서 유채대의 상용화 가능성을 평가하기 위하여 수행하였다. 대형 플라스틱통에 넣은 유채대를 1% 농도의 초산 수용액에 침지하여 단리된 환원당의 함량을 분석한 결과, glucose의 함량이 가장 높았으며, 다음으로 xylose, galactose, arabinose, mannose 순으로 조사되었다. 파일럿 규모의 평다이 펠릿성형기를 이용하여 무침지 및 침지 유채대로 연료용 펠릿으로 제조하였다. 펠릿의 겉보기밀도와 발열량은 침지처리 및 목분의 혼합과 함께 증가하였으며, 이 측정치는 International Organization for Standardization(ISO)의 비목재펠릿 A 등급 기준을 크게 상회하였다. 회분 함량도 침지처리와 함께 감소하여 ISO의 A등급 기준을 만족하였다. 펠릿 내구성의 경우, 유채대의 침지처리로 증가하였으며, 펠릿 제조에 목분의 첨가와 함께 향상되었다. 그러나 그 측정치는 ISO의 B등급 기준(≧96.0%)에 미치지 못하였다. 따라서 초산 수용액 침지 유채대로 생산할 비목재 펠릿의 상용화를 위하여 내구성 향상을 위한 바인더의 사용이 필요하다는 결론을 얻었다.

• ETRI Journal
• /
• 제26권3호
• /
• pp.229-240
• /
• 2004

This paper reports on our development of a dual-mode transceiver for a CMOS high-rate Bluetooth system-onchip solution. The transceiver includes most of the radio building blocks such as an active complex filter, a Gaussian frequency shift keying (GFSK) demodulator, a variable gain amplifier (VGA), a dc offset cancellation circuit, a quadrature local oscillator (LO) generator, and an RF front-end. It is designed for both the normal-rate Bluetooth with an instantaneous bit rate of 1 Mb/s and the high-rate Bluetooth of up to 12 Mb/s. The receiver employs a dualconversion combined with a baseband dual-path architecture for resolving many problems such as flicker noise, dc offset, and power consumption of the dual-mode system. The transceiver requires none of the external image-rejection and intermediate frequency (IF) channel filters by using an LO of 1.6 GHz and the fifth order onchip filters. The chip is fabricated on a $6.5-mm^{2}$ die using a standard $0.25-{\mu}m$ CMOS technology. Experimental results show an in-band image-rejection ratio of 40 dB, an IIP3 of -5 dBm, and a sensitivity of -77 dBm for the Bluetooth mode when the losses from the external components are compensated. It consumes 42 mA in receive ${\pi}/4-diffrential$ quadrature phase-shift keying $({\pi}/4-DQPSK)$ mode of 8 Mb/s, 35 mA in receive GFSK mode of 1 Mb/s, and 32 mA in transmit mode from a 2.5-V supply. These results indicate that the architecture and circuits are adaptable to the implementation of a low-cost, multi-mode, high-speed wireless personal area network.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.31-40
• /
• 2009

본 논문은 SoC 전원 관리를 위한 고성능 DC-DC 부스트 변환기 설계에 관한 것이다. DC-DC 변환기에서 일반적으로 전하 축전용으로 사용되는 인덕터와 커패시터를 칩 안에 집적하기 위해 그 크기를 크게 감소시키고, 스위칭 주파수를 100MHz로 하였다. 고속 동작에서 전압 방식의 제어를 선택하여 신뢰성을 높였으며 적절한 주파수 보상으로 안정적인 동작 특성을 확보하였다. 설계한 DC-DC 변환기는 thick gate oxide 옵션이 포함된 0.18${\mu}m$ CMOS 표준 공정으로 제작하였다. 내부 필터 커패시터를 포함한 칩의 면적은 8.1$mm^2$ 이고, 제어기가 차지하는 면적은 1.15$mm^2$ 이다. 부하 전류 300mA 이상에 대하여 4V의 출력을 얻는 변환기의 최대 효율은 76% 이상, load regulation은 100mA의 변화에 대하여 0.012% (0.5mV) 의 특성을 갖는다.

• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.57-63
• /
• 2011

본 논문에서는 대역폭 조정이 가능한 다중 생체 신호 처리용 대역 통과 필터 회로에 관한 것이다. 일반적인 대역 통과 필터는 출력 단에 연결되는 커패시터 배열의 값을 조절하여 고역 -3dB 차단 주파수를 결정한다. 하지만 본 논문에서 제안하는 대역 통과 필터 회로는 커패시터 대신에, 증폭기에 사용되는 바이어스 전압을 통해 증폭기의 트랜스 컨덕턴스 값을 조절하여 차단 주파수를 조절한다. 이러한 방법은 기존의 방식보다 칩 면적을 최소한 1/10로 줄일 수 있어 저면적 설계가 가능하다. 조정 가능한 고역 -3dB 차단 주파수의 대역은 100Hz에서 1KHz이며 사용된 공정은 0.18um CMOS 표준 공정이다. 저 전력 설계를 위해 회로는 서브 스레쉬 홀드 영역에서 동작하며 공급전압은 1V이고, 회로의 총 전류 소모는 1uA이다.

• 전기전자학회논문지
• /
• 제20권2호
• /
• pp.192-195
• /
• 2016

본 논문에서는 저항과 BJT를 사용하지 않고 sub-threshold 영역에서 동작하는 저전압, 저전력 기준전압 발생기를 설계하였다. CTAT 전압 발생기는 두 개의 NMOS 트랜지스터를 이용하여 구성하였고, 충분한 영역의 CTAT 전압을 발생시키기 위해 바디 바이어스 회로를 이용하였다. PTAT 전압 발생기는 PTAT 전압을 생성하기 위해 MOS 트랜지스터 입력 쌍의 서로 다른 사이즈 비를 이용하는 차동증폭기 형태로 구성하였다. 제안한 회로는 $0.18-{\mu}m$ 표준 CMOS 공정으로 설계되었다. 시뮬레이션 결과로 290mV의 출력 기준 전압을 가지며, -$20^{\circ}C$ 에서 $120^{\circ}C$의 온도 변화에서 92 ppm/$^{\circ}C$의 전압 변화 지수와 전원전압 0.63V에서 15.7nW의 소모 전력을 갖는 것을 확인하였다.

• 대한기계학회논문집
• /
• 제15권1호
• /
• pp.127-138
• /
• 1991

본 연구에서는 인벌류트 치형을 갖는 헬리컬 기어압출에 있어서 실제 치형형 상인 인벌류트 곡선을 다이의 형상으로 하여 비대칭 형상의 다이를 몇 개의 대칭영역 으로 분할하고 각 영역에 대하여 각각의 동적가용 속도장을 구한 후 전체 형상으로 확 장시켜 상계해석 하였다. 해석결과의 계산은 위의 동적가용속도장으로 헬리컬 또는 평기어 압출을 해석하는 수치해석 프로그램을 개발하여 수행하였다. 상계해석에서는 기초원 이하의 필렛부분과 이 뿌리 틈새등은 그 형상이 매우 복잡하므로 해석의 간략 화를 위하여 기초원까지만 변형되는 것으로 가정하였으나 실제의 기어압출실험에서는 기어의 모든 조건이 고려되었다. 압출실험은 전기동으로 전극봉을 제조하고, 전극설 계시에 금형과 소재의 탄성변형량, 방전가공시의 과방전량 그리고 래핑 가공여유등을 고려하여 설계한 후 호빙 및 셰이빙가공하여 실제 제조하려는 기어와 유사하게 기어전 극을 제조한 후, 이를 금현본체와 조립하여 3축제어 방전가공기로 금형을 제작하였다.

• 전자공학회논문지SC
• /
• 제42권5호
• /
• pp.43-50
• /
• 2005

본 논문에서는 체성분 측정기용 저 전력 다중 대역을 가지는 Gm-C 대역통과 필터의 IC화 설계방법에 대해 기술하였다. 제안된 대역통과 필터는 제어 신호에 의해 3개의 중심 주파수(20 KHz, 50 KHz, 100 KHz)에서 동작한다. 칩 면적을 최소화하기 위해 간단한 주파수 튜닝회로가 사용되었으며 전력 소모를 줄이기 위해 OTA(operational transconductance amplifier)가 sub-threshold region에서 동작한다. 제안된 대역통과 필터는 0.35 um 2-poly 3-metal 표준 CMOS 공정을 이용하여 구현하였다. 칩 면적은 $626.42um\;{\times}\;475.8um$이며 전력 소모는 주파수가 100 KHz일 때 700 nW이다.