• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권3호
• /
• pp.195-203
• /
• 2005

Recently, a novel multi-bit nonvolatile memory based on double gate (DG) MOSFET is proposed to overcome the short channel effects and to increase the memory density. We need more complex voltage schemes for DG MOSFET devices. In view of peripheral circuits driving memory cells, one should consider various voltage sources used for several operations. It is one of the key issues to minimize the number of voltage sources. This criterion needs more caution in considering a DG nonvolatile memory cell that inevitably requires more number of events for voltage sources. Therefore figuring out the permissible range of operating bias should be preceded for reliable operation. We found that reliable operation largely depends on the depletion conditions of the silicon channel according to charge amount stored in the floating gates and the negative control gate voltages applied for read operation. We used Silvaco Atlas, a 2D numerical simulation tool as the device simulator.

• 한국전기전자재료학회논문지
• /
• 제22권2호
• /
• pp.128-131
• /
• 2009

Silicon carbide (SiC) has attracted significant attention for high frequency, high temperature and high power devices due to its superior properties such as the large band gap, high breakdown electric field, high saturation velocity and high thermal conductivity. We performed Al ion implantation processes on n-type 4H-SiC substrate using a SILVACO ATHENA numerical simulator. The ion implantation model used Monte-Carlo method. We simulated the effect of channeling by Al implantation in both 0 off-axis and 8 off-axis n-type 4H-SiC substrate. We have investigated the effect of varying the implantation energies and the corresponding doses on the distribution of Al in 4H-SiC. The controlled implantation energies were 40, 60, 80, 100 and 120 keV and the implantation doses varied from $2{\times}10^{14}$ to $1{\times}10^{15}\;cm^{-2}$. The Al ion distribution was deeper with increasing implantation energy, whereas the doping level increased with increasing dose. The effect of post-implantation annealing on the electrical properties of Al-implanted p-n junction diode were also investigated.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.248-248
• /
• 2010

CMOS 축소화가 32nm node를 넘어서 지속적으로 진행되기 위하여 FinFET, Surround Gate and Tri-Gate와 같은 Fully Depleted 3-Dimensional 소자들이 SCE를 다루기 위해서 많이 제안되어 왔다. 하지만 소자의 축소화를 진행함에 있어서 좁고 균일한 patterning을 형성하는 것과 동시에 낮은 Extension Region과 Contact Region에서의 Series Resistance을 제공하여야 하고 Source/Drain Contact Formation을 확보하여야 한다. 그리고 소자의 축소화가 진행됨으로써 Silicide의 응집현상과 Source/Drain Junction의 누설전류에 대한 허용범위가 점점 엄격해지고 있다. ITRS 2005에 따르면 32nm CMOS에서는 Contact Resistivity가 대략 $2{\times}10-8{\Omega}cm2$이 요구되고 있다. 또한 Three Dimensional 소자에서는 Fin Corner Effect가 Channel Region뿐만 아니라 S/D Region에서도 중대한 영향을 미치게 된다. 따라서 본 논문에서 제시하는 Novel S/D Contact Formation 기술을 이용하여 Self-Aligned Dual/Single Metal Contact을 이루어Patterning에 대한 문제점 해결과 축소화에 따라 증가하는 Contact Resistivity 문제점을 해결책을 제시하고자 한다. 이를 검증하기3D MOSFET제작하고 본 기술을 적용하고 검증한다. 또한 Normal Doping 구조를 가진3D MOSFET뿐만 아니라 SCE를 해결하기 위해서 대안으로 제시되고 있는 SB-MOSFET을 3D 구조로 제작하고, 이 기술을 적용하여 검증한다. 그리고 Silvaco simulation tool을 이용하여 S/D에 Metal이 Contact을 이루는 구조가 Double type과 Triple type에 따라 Contact Resistivity에 미치는 영향을 미리 확인하였고 이를 실험으로 검증하여 소자의 축소화에 따라 대두되는 문제점들의 해결책을 제시하고자 한다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1167-1171
• /
• 2020

본 연구에서는 상시불통형 p-GaN 전력반도체소자의 신뢰성 향상을 위해 p-GaN 게이트막 내부의 전계를 완화하고자 p-GaN 게이트 도핑농도의 계조화를 제안한다. TCAD 시뮬레이션으로 균일한 도핑농도를 갖는 소자와 문턱전압과 출력 전류 특성이 동일하도록 p형 농도를 계조화하고 최적화하였다. p-GaN 게이트층에서의 전계 감소로 소자의 게이트 신뢰성이 개선될 수 있을 것으로 판단된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 D
• /
• pp.1830-1832
• /
• 1999

고에너지 이온주입(1)에 기인한 격자 손상 발생 및 열처리에 따라 이들의 회복이 어느정도 가능한지에 대하여 측정 및 분석방법을 통하여 조사하였다. 그리고 본 실험에서는 이온주입시 형성되는 빈자리 결함(Vacancy defect)과 격자간 결함(interstitial defect)의 재결할(recombination)을 이용 점결합(point defect)를 감소 시킬 수 있는 effective RTA조건을 설정하여 well 특성을 개선하고자 하였다. 8inch p-type Si(100)기판에 pad oxide 100A을 형성한 후 NMOS 형성하기 위해 vtn${\sim}$p-well과 PMOS 형성을 위해 vtp$\sim$n-well을 이온주입 하였다. Mev damage anneal은 RTA(2)(Rapid Thermal Anneal)로 $1000\sim1150C$ 온도에서 $15\sim60$초간 spilt 하여 실험후 suprem-4 simulation data를 이용하여 실제 SIMS측정 분석결과를 비교하였으며 이온주입에 의해 발생된 격자손상이 열처리후 damage 정도를 알아보기 위해 T.W(Therma-Wave)을 이용하였으며 열처리후 면저항값은 4-point probe를 사용하였다. 이온주입후 열처리 전,후에 따른 불순물 분포를 SIMS(Secondary ion Mass Spectrometry)를 이용하여 살펴보았다. SIMS 결과로는 열처리 온도 및 시간의 증가에 따라서 dopant확산 및 활성화는 큰차이는 보이지 않고 오히려 감소하는 경향을 볼 수 있으며 또한 접합깊이와 농도가 약간 낮아지는 것을 볼 수 있었다. 결점(defect)을 감소시키기 위해서 diffusivity가 빠른 임계온도영역($1150^{\circ}C$-60sec)에서 RTA를 실시하여 dopant확산을 억제하고 점결점(point defect)의 재결합(recombination)을 이용하여 전위 (dislocation)밀도를 감소시켜 이온주입 Damage 및 면저항을 감소 시켰다. 이와 같은 특성을 process simulation(3)(silvaco)을 통하여 비교검토 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.408-408
• /
• 2012

반세기가 지나는 동안 우리는 반도체의 크기가 계속해서 작아지는 것을 경험해왔다. 반도체 디바이스들의 차원이 100 nm 이하로 작아지면서, 나노와이어나 나노튜브로 이루어진 나노 소자들은 필연적으로 양자효과[1] 같은 저차원효과가 나타나게 된다. 특히 1차원 반도체 구조에서는 전자상태 밀도의 변화에 수반되는 전자-포논의 상호작용이 감소되어 전자이동도가 증가할 것으로 예측되었고, 이러한 이동도의 증가는 그동안 나노와이어나 나노튜브의 전기 전도도 증가가 일어난 실험적 데이터를 설명하는 이론적 받침이 되었다[2]. 한편 일차원 반도체 구조 체에서는 채널의 저차원화에 따른 전기장의 불균일성이 심화되고 이로 인하여 벌크와 매우 다른 전기수송 특성이 나타날 수 있는데 이러한 점이 그동안 간과되어 왔다. 본 연구에서는 시뮬레이션을 통하여 양자효과를 배제한 정전기적인 저차원 효과만으로도 전기 전도도가 증가할 수 있음을 보이고자 한다. 우리는 푸아송 방정식과 표동-확산 방정식을 SILVACO사의 ATLAS 3D 시뮬레이터를 이용하여 풀었다. 이 시뮬레이션에 사용된 실리콘 나노와이어는 길이를 $2{\mu}m$로 고정시키고 다양한 정사각형 단면적을 가진 구조로 하였다. 여기서 정사각형의 한변을 10nm 에서 100 nm까지 변화시켰다. 실리콘 채널의 도핑농도가 $1{{\times}}1016cm-3$일 경우, 낮은 전압, 즉 < 0.5 V 이하 영역에서는 벌크와 같은 선형적인 전류-전압 특성이 나타나지만, 그 이상의 전압 영역에서는 전류-전압 그래프가 위로 휘어지며(super-linear) 전기전도도가 확연히 증가함을 알 수 있었다. 예를 들어 2 V에서는 벌크에 비하여 흐르는 전류가 2배나 더 향상되었다. 이런 비선형적인 성질은 높은 전압을 인가하였을 때 나노와이어 채널 전반에 걸쳐 charge neutrality가 깨지게 되고 전하밀도가 증가하여 전도도 증가가 일어나는 것으로 밝혀졌다. 이 결과는 기존의 나노선에서의 전기전도도 증가 현상을 설명할 수 있는 대안을 제공할 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.131-131
• /
• 2009

Silicon Carbide (SiC) is a material with a wide bandgap (3.26eV), a high critical electric field (~2.3MV/cm), a and a high bulk electron mobility ($\sim900cm^2/Vs$). These electronic properties allow high breakdown voltage, high-speed switching capability, and high temperature operation compared to Si devices. Although various SiC DMOSFET structures have been reported so far for optimizing performances, the effect of channel dimension on the switching performance of SiC DMOSFETs has not been extensively examined. This paper studies different channel dimensons ($L_{CH}$ : $0.5{\mu}m$, $1\;{\mu}m$, $1.5\;{\mu}m$) and their effect on the the device transient characteristics. The key design parameters for SiC DMOSFETs have been optimized and a physics-based two-dimensional (2-D) mixed device and circuit simulator by Silvaco Inc. has been used to understand the relationship. with the switching characteristics. To investigate transient characteristic of the device, mixed-mode simulation has been performed, where the solution of the basic transport equations for the 2-D device structures is directly embedded into the solution procedure for the circuit equations. We observe an increase in the turn-on and turn-off time with increasing the channel length. The switching time in 4H-SiC DMOSFETs have been found to be seriously affected by the various intrinsic parasitic components, such as gate-source capacitance and channel resistance. The intrinsic parasitic components relate to the delay time required for the carrier transit from source to drain. Therefore, improvement of switching speed in 4H-SiC DMOSFETs is essential to reduce the gate-source capacitance and channel resistance.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2011년도 춘계학술대회 초록집
• /
• pp.112.1-112.1
• /
• 2011

The back contact solar cell (BCSC) has several advantages compared to the conventional solar cell since it can reduce grid shadowing loss and contact resistance between the electrode and the silicon substrate. This paper presents the effect of the surface texturing of the silicon BCSC by varying the texturing depth or the texturing gap in the commercially available simulation software, ATHENA and ATLAS of the company SILVACO. The texturing depth was varied from $5{\mu}m$ to $150{\mu}m$ and the texturing gap was varied from $1{\mu}m$ to $100{\mu}m$ in the simulation. The resulting efficiency of the silicon BCSC was evaluated depending on the texturing condition. The quantum efficiency and the I-V curve of the designed silicon BCSC was also obtained for the analysis since they are closely related with the solar cell efficiency. Other parameters of the simulated silicon BCSC are as follows. The substrate was an n-type silicon, which was doped with phosphorous at $6{\times}10^{15}cm^{-3}$, and its thickness was $180{\mu}m$, a typical thickness of commercial solar cell substrate thickness. The back surface field (BSF) was $1{\times}10^{20}\;cm^{-3}$ and the doping concentration of a boron doped emitter was $8.5{\times}10^{19}\;cm^{-3}$. The pitch of the silicon BCSC was $1250{\mu}m$ and the anti-reflection coating (ARC) SiN thickness was $0.079{\mu}m$. It was assumed that the texturing was anisotropic etching of crystalline silicon, resulting in texturing angle of 54.7 degrees. The best efficiency was 25.6264% when texturing depth was $50{\mu}m$ with zero texturing gap in case of low texturing depth (< $100{\mu}m$).

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.44.1-44.1
• /
• 2011

본 연구에서는 태양전지 설계를 위해 기존의 반도체소자 simulation에 사용되고 있는 Silvaco TCAD tool을 사용하여 p+ boron emitter의 특성분석 실험을 하였다. 변수로는 emitter의 농도와 접촉저항 이 두 가지 놓고 표면 재결합과 의 영향을 염두에 두고 실험을 하였다. 농도는 $1{\times}10^{17}\;cm^{-3}$에서 $2{\times}10^{22}\;cm^{-3}$까지 두었고, 각각의 농도에 해당되는 contact 저항을 설정하여 전기적 특성을 보았다. 실험 결과 두 가지 변수를 모두 입력하였을 때 처음에 Isc가 조금씩 올라가다가 $1{\times}10^8\;cm^{-3}$에서 가장 높았고 그 이후에는 표면 재결합이 커지면서 Isc가 계속 떨어졌다. 하지만 contact 저항으로 인해 가장 높은 효율은 $1{\times}10^9\;cm^{-3}$ 부근에서 보였다. 농도에 따라 표면 재결합과 contact 저항이 서로 반대로 변하기 때문에 emitter를 표면 재결합이 늘어남에도 불구하고 contact 저항으로 인해 비교적 고농도로 doping 해야만 했다. 하지만 우리가 준 contact 저항은 농도에 따라 생긴 저항으로 실제 전극의 contact 저항은 훨씬 더 클 것으로 예상되고 이로 인해 더 고농도의 doping이 필요하게 된다. 그렇게 된다면 표면의 재결합으로 인한 손실은 더 크게 되어 전체적으로 효율은 떨어진다. 우리는 이 손실을 보완하고 줄이기 위해 selective emitter 개념을 넣어 이에 대한 영향은 보았다. selective를 하지 않은 $1{\times}10^{19}\;cm^{-3}$의 doping 농도의 가장 높은 효율을 보인 기존의 emitter와 전극 부분을 제외한 표면은 $1{\times}10^{18}\;cm^{-3}$으로 하고 전극 부분의 emitter는 $2{\times}10^{20}\;cm^{-3}$으로 한 selective emitter를 비교해보았다. 이는 selective emitter가 기존 emitter에 비해 Isc와 Fill Factor로 인해 효율이 약 0.7% 정도 높았다.

• 디지털융복합연구
• /
• 제12권7호
• /
• pp.291-296
• /
• 2014

GaN LED의 p-패드 금속과 에피층 사이에 $SiO_2$ 전류 절연 층을 제작하고, p-전극 금속의 패턴을 핑거(finger) 형태로 확장하여 형성함으로써, 대면적 고출력 소자에서 전류가 균일하게 퍼지도록 유도함과 동시에 p 패드 금속 표면에서의 광 손실을 줄여 광 출력을 증진시켰다. $SiO_2$ 절연 층의 면적과 두께를 다르게 하면서 광 출력의 증가를 비교 확인하였고, 실바코 사의 ATLAS 툴을 이용하여 컴퓨터 시뮬레이션을 실시함으로써 LED 내 활성 층에서의 전류 밀도 분포를 계산하였다. $SiO_2$ 절연 층의 두께가 $50{\mu}m$와 $100{\mu}m$ 인 두 경우 모두, p 패드의 직경이 $105{\mu}m$이고 핑거의 폭은 $12{\mu}m$인 경우와 비교할 때, p 패드의 직경이 $100{\mu}m$이고 핑거의 폭이 $6{\mu}m$인 경우가 더 높은 광 출력 특성을 나타냈다.