• 한국정보통신학회논문지
• /
• 제14권11호
• /
• pp.2548-2554
• /
• 2010

본 논문에서는 의료 서비스를 위한 뇌전기파(EEG: electroencephalogram) 신호 분석용 FFT(Fast Fourier Transform) 프로세서를 구현하였다. 실시간으로 발생하는 EEG 신호를 블록으로 나누어 short-time FFT 처리하기 위해 Hamming 창 함수를 사용하였으며, 이로 인해 감소되는 양끝의 값은 1/2 오버랩 시켜 보완하였다. 0~100 [Hz] 사이의 주파수 특성을 갖는 뇌전기파의 효율적인 대역 분석을 위해 256-point FFF 프로세서를 radix-4 알고리듬을 적용하여 구현하였으며, 단일 메모리 뱅크 구조를 사용하여 집적도를 높였다. 설계된 FFT 프로세서는 FPGA 구현을 통해 가능을 검증하였으며, 연산오차가 2% 이내로 높은 연산 정밀도를 갖는다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 추계학술대회
• /
• pp.88-91
• /
• 2010

본 논문에서는 의료 서비스를 위한 뇌전기파(EEG : electroencephalogram) 신호 분석용 FFT(Fast Fourier Transform) 프로세서를 구현하였다. 실시간으로 발생하는 긴 신호를 short-time FFT 처리하기 위해 Hamming 창 함수를 사용하였으며, 이로 인해 감소되는 양끝의 값은 1/2 오버랩 시켜주어 보완하였다. 0~100[Hz] 사이의 주파수 특성을 가지는 뇌전기파의 효율적인 대역 분석을 위해 256-point FFT 프로세서를 radix-4 알고리듬을 적용하여 구현하였고, 단일 메모리 뱅크 구조를 사용하여 집적도를 높였다. 설계된 FFT 프로세서는 연산오차가 3% 이내로 높은 연산 정밀도를 갖는다.

• 한국항공우주학회지
• /
• 제39권1호
• /
• pp.76-83
• /
• 2011

본 논문에서는 초고주파 탐색기 신호처리부의 방열설계 과정을 연구하였다. 신호처리부는 고온환경조건과 초기고장배제시험 조건을 고려하여 설계되어져야 한다. 우선, 신호처리부의 열적 신뢰성 검증을 위하여 전산 열해석을 수행하였으며, 해석 결과를 바탕으로 열적으로 취약한 소자에 방열 블록을 적용하였다. 이 기술은 방열블록이 각각의 소자의 열 부하를 조절하기 때문에 효율적인 방열을 할 수 있게 된다. 다음으로 전산모델 결과와 실험 결과를 검증하였으며, 이를 통하여 신호처리부의 열적 신뢰성을 확인하였다. 또한 실험결과와 해석결과의 최대 온도차가 약 $2^{\circ}C$ 임을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1737-1744
• /
• 2010

이미지 센서에서 획득된 영상에는 화질 개선을 위해 다양한 이미지 처리 과정이 필요하다. 이러한 이미지를 처리해 주는 역할을 하는 것을 ISP(Image Signal Processor)라고 한다. 기존의 비전 카메라는 상용 ISP 칩을 사용하는 대신에 자체적으로 ISP 기능을 소프트웨어로 구현하여 PC등에서 수행하는 방식을 택해왔다. 그러나 이러한 방식은 ISP 기능을 수행하는데 많은 연산을 필요로 함에 따라 고성능 PC를 필요로 하는 문제가 있다. 본 논문에서는 하드웨어와 소프트웨어의 효율적인 분담을 통해 칩 면적을 크게 줄인 ISP를 제안한다. 연산을 빠르게 처리하기 위하여 연산이 많은 블록은 하드웨어로 설계하였고, 하드웨어의 면적을 고려하여 하드웨어와 소프트웨어를 동시에 이용하도록 설계하였다. 구현된 ISP는 VGA(640*480)급의 영상을 처리할 수 있으며 0.35um 공정에서 91450 게이트의 크기를 가진다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1989년도 한국자동제어학술회의논문집; Seoul, Korea; 27-28 Oct. 1989
• /
• pp.962-966
• /
• 1989

A Digital Signal Processor (abbreviated to DSP) is used not only for digital signal processing but also for kinematic controls[l]. Then applications to these fields are expected to be developed. We propose a function calculation method on DSP which occupies no table memory. By using these functions, more fast or more accurate control will be achieved without using function table.

• 대한전자공학회논문지
• /
• 제27권6호
• /
• pp.879-885
• /
• 1990

The geometrical algorithm for generating a 3-phase SPWM signal for VVVF (Variable Voltage, Variable Frequency) inverter drives is proposed. In this techniques, it is suitable for micro-processor based implementation since the pulsewiths are computable in real time from simple analytic expressions. System hardware consists of the inverter circuit and the 3-phase SPWM signal generating circuit. The inverter circuit is a 3-phase SPWM signal generating circuit is single board micro-processor consisting of Z-80A CPU, EPROMXI, CTC, PIO. The method of controlling VVVF at the inverter output is discussed here.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2004년도 제15회 정기총회 및 동계학술발표회
• /
• pp.296-297
• /
• 2004

A Signal processor for the open-loop fiber optic gyroscope(FOG) is equipped with a stabilizer to reduce the error due to drift of fiber phase modulator (FPM). The stabilizer is designed to be operated to maintain the ratio of amplitude and phase between harmonics in the FOG signal. When FPM stabilizer is used, the temperature drift of FOG is reduced to less than 0.5 deg/hr in change of 20$^{\circ}C$.

• 대한전자공학회논문지
• /
• 제26권9호
• /
• pp.1444-1452
• /
• 1989

This paper describes the implementation of a real time fetal ECG monitoring system in which an adaptive multi-channel noise canceller is realized using the Texas Instruments TMS32020 progrmmmable ditital signal processor. An ECG signal from the electrode placed on the mother's abdomen and three ECGs from those on the chest are applied as the desired signal and the referened inputs, respectively, of the multi-channel filter. The coefficients of the filter are updated using the LMS algorithm such that the output of the multi-channel filter copies the maternal ECG embedded in the abdominal ECG. The enhanced fetal ECG is obtained by subtracting the filter output from the abdominal ECG, and the difference signal is recorded. Both off-line and on-line experimental results are presented to verify the effectiveness of the parameters for the digital signal processing algorithms and the prototype system.

• Journal of Power Electronics
• /
• 제10권3호
• /
• pp.277-284
• /
• 2010

This paper presents a novel hybrid carrier based space vector modulation for cascaded multilevel inverters. The proposed technique inherits the properties of carrier based space vector modulation and the fundamental frequency modulation strategy. The main characteristic of this modulation are the reduction of power loss, and improved harmonic performance. The carrier based space vector modulation algorithm is implemented with a TMS320F2407 digital signal processor. A Xilinx Complex Programmable Logic Device is used to develop the hybrid PWM control algorithm and it is integrated with a digital signal processor for hybrid carrier based space vector PWM generation. The inverter offers less weighted total harmonic distortion and it operates with equal electrostatic and electromagnetic stress among the power devices. The feasibility of the proposed technique is verified by spectral analysis, simulation, and experimental results.

• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2006년도 전기학술대회논문집
• /
• pp.249-250
• /
• 2006

In this paper, hardware design and implementation of digital controller for the High Precision Digital Power Supply (HPDPS) based on Digital Signal Processor (DSP) and Field Programmable Gate Array (FPGA) is presented. Developed digital controller is composed of high resolution Digital Pulse Width Modulation (DPWM) and high resolution analog to digital converter circuit with anti-aliasing filter. And Digital Signal Processor (DSP) has the capability of a few micro-second calculation time for one feedback loop. 32-bit DSP and DPWM with 150[ps] step resolution is used to implement the HPDPS. Also 18-bit 2 mega sample per second ADC board is adopted for the developed digital controller. Also, hardware structure of the developed digital controller and experimental results of the first prototype board for HPDPS is described.