• 제목/요약/키워드: signal processor

검색결과 1,193건 처리시간 0.026초

3Cm 이내의 잡음 공간 속 기계 ID 인식을 보장하는 초소형 13.56[MHz] RFID Reader의 구현 (Implementation of a very small 13.56[MHz] RFID Reader ensuring machine ID recognition in a noise space within 3Cm)

  • 박승창;김대진
    • 대한전자공학회논문지TC
    • /
    • 제43권10호
    • /
    • pp.27-34
    • /
    • 2006
  • 본 논문은 3[Cm] 이내의 Tag-to-Reader 잡음 공간에서도 기계 ID 인식을 정확하게 보장하는 초소형($1.4{\times}2.8[Cm^2]$) 13.56[MHz] RFID Reader를 구현하였다. 그 RFID 시스템의 작동을 위하여, 먼저, 본 논문은 13.56[MHz] RFID Air Interface ISO/IEC 규격을 따르는 전파 전파에서 후방 산란의 페이딩 모델과 Loop Antenna를 설계하였고, 다음으로 초소형 RFID RF 이슈들을 측정하고 분석하여 자동으로 경로 선택된 RF 스위칭 회로와 펌웨어의 작동 관계를 제안하였으며, 끝으로, 초소형 Reader의 본체로서 국제표준규격 ISO/IEC 18000-3이 정의한 13.56[MHz] RFID 신호의 반송과 동시에 $1{\sim}2$개 기계 ID 정보의 추출과 오류 예방을 위하여 제작된 DSP(Digital Signal Processor) 보드와 소프트웨어 기능을 제시하였다.

효율적인 통합시뮬레이션에 의한 스피커 연결 시스템의 SoC 설계 (SoC Design of Speaker Connection System by Efficient Cosimulation)

  • 송문빈;송태훈;오재곤;정연모
    • 대한전자공학회논문지SD
    • /
    • 제43권10호
    • /
    • pp.68-73
    • /
    • 2006
  • 본 논문에서는 SoC(System On a Chip)의 효율적인 설계와 빠른 검증을 위해서 Active-HDL과 Matlab의 Simulink를 연동하여 HDL, SystemC 및 알고리즘 레벨의 추상화를 동시에 통합하여 시뮬레이션 할 수 있는 방법론을 제시하고, 이를 이용한 다채널 스피커의 직렬연결 기법을 설계 및 구현하였다. 구현은 ARM 프로세서와 Xilinx Virtex4 FPGA를 기반으로 하고 AMBA 버스를 사용하여 연동하는 SoC Master 보드 상에서 이루어졌다. 이러한 방법은 하드웨어 부분의 RTL 코드를 IP화하여 소프트웨어 부분과 동시에 검증 할 수 있는 장점을 가지고 있으며 직렬 연결 스피커 시스템과 같이 많은 신호처리를 하는 부분에서 쉽고 빠르게 설계를 진행할 수 있음을 보였다.

3-D Hetero-Integration Technologies for Multifunctional Convergence Systems

  • 이강욱
    • 마이크로전자및패키징학회지
    • /
    • 제22권2호
    • /
    • pp.11-19
    • /
    • 2015
  • Since CMOS device scaling has stalled, three-dimensional (3-D) integration allows extending Moore's law to ever high density, higher functionality, higher performance, and more diversed materials and devices to be integrated with lower cost. 3-D integration has many benefits such as increased multi-functionality, increased performance, increased data bandwidth, reduced power, small form factor, reduced packaging volume, because it vertically stacks multiple materials, technologies, and functional components such as processor, memory, sensors, logic, analog, and power ICs into one stacked chip. Anticipated applications start with memory, handheld devices, and high-performance computers and especially extend to multifunctional convengence systems such as cloud networking for internet of things, exascale computing for big data server, electrical vehicle system for future automotive, radioactivity safety system, energy harvesting system and, wireless implantable medical system by flexible heterogeneous integrations involving CMOS, MEMS, sensors and photonic circuits. However, heterogeneous integration of different functional devices has many technical challenges owing to various types of size, thickness, and substrate of different functional devices, because they were fabricated by different technologies. This paper describes new 3-D heterogeneous integration technologies of chip self-assembling stacking and 3-D heterogeneous opto-electronics integration, backside TSV fabrication developed by Tohoku University for multifunctional convergence systems. The paper introduce a high speed sensing, highly parallel processing image sensor system comprising a 3-D stacked image sensor with extremely fast signal sensing and processing speed and a 3-D stacked microprocessor with a self-test and self-repair function for autonomous driving assist fabricated by 3-D heterogeneous integration technologies.

GSC 구조의 시공간 모노펄스 시스템 (GSC-Structured Space-Time Monopulse System)

  • 김나용;전현무;정용식;박규철;양훈기
    • 한국전자파학회논문지
    • /
    • 제28권12호
    • /
    • pp.999-1002
    • /
    • 2017
  • 모노펄스 레이다에서 표적 신호와 동시에 입력되는 간섭 신호가 존재하는 경우, 간섭 신호에 대한 통계적 특성을 추출할 수 없어 공간 도메인에서의 신호처리만으로는 방향 추정 성능을 개선시킬 수 없다. 본 논문에서는 기존 모노펄스 신호처리부 앞단에 GSC(Generalized Sidelobe Canceller) 필터를 사용한 시간 도메인 신호처리를 전처리 과정으로 추가하여 방향 추정 성능을 개선시킬 수 있는 모노펄스 시스템을 제시한다. 제시한 시스템의 시공간 신호처리 과정을 보이며, 시뮬레이션을 통해 제시된 시스템의 성능을 보인다. 특히 주 채널(main channel) 필터의 탭(tap) 개수 및 추정한 도플러 오차에 따른 제시된 시스템의 성능을 보이고 기존 시스템들과 비교한다.

CAN 연계형 안전진단센서 하드웨어 설계에 관한 연구 (The Implementation research of CAN linked safety sensor hardware)

  • 정순호;김성권;차재상
    • 한국인터넷방송통신학회논문지
    • /
    • 제10권5호
    • /
    • pp.209-213
    • /
    • 2010
  • 본 논문에서는 차량용 네트워크인 CAN(controller area network)와 연계되어 다양한 안전진단을 가능하게 하는 안전진단 센서하드웨어를 구현하고 그 성능을 확인하였다. 본 연구를 통하여 새롭게 설계 및 구현된 안전진단센서 하드웨어는 차량용 CAN인터페이스와 연결되며, 안전진단을 위한 다양한 센서(충돌센서, 거리 센서 등)의 데이터를 취득하고 이를 처리하여 CAN, RS232, RS485, I2C등의 통신인터페이스를 통해 전송하는 구조를 가지고 있다. 본 논문에서는 새롭게 설계 제작된 CAN연계형 안전진단 센서보드의 동작을 센싱 데이터와 연계하여 다양한 상황에서 그 성능을 검증함으로서 개발된 하드웨어의 유용성을 확인하였다.

W-CDMA 기지국용 디지털 수신기의 CIC 롤 오프 보상필터 설계 (Design of Cic roll-off Compensation Filter in Digital Receiver For W-CDMA NODE-B)

  • 김성도;최승원
    • 대한전자공학회논문지TC
    • /
    • 제40권12호
    • /
    • pp.155-160
    • /
    • 2003
  • ADC (Analog-to-Digital Converter) 와 DSP (Digital Signal Processor) 의 성능이 향상됨에 따라 아날로그 방식으로 처리하던 IF(Intermidiate Frequency) 대역의 신호를 디지털 방식으로 처리할 수 있게 되었다. 이를 디지털 라디오 또는 디지털 IF라 하고 이는 SDR (software definied radio) 의 초기단계라 할 수 있다. 디지털 라디오 개념을 수신단에 적용할 경우 오버샘플링에 의한 처리 이득을 얻을 수 있으며, 다중 캐리어방식의 수신단 설계가 가능하다. 디지털 수신기에서는 연산량 이득을 위해 데시메이션이 이루어지며, CIC (Cascaded Integrated Comb) 및 halfbandHalfband 필터 등이 앨리어싱방지 필터로 사용된다. 그런데, CIC 필터는 필연적으로 통과대역 내에서 롤 오프 현상이 발생하며, 이것은 수신단 필터의 통과대역 평탄도를 악화시켜서 수신성능의 저하를 초래한다. FIR 필터를 이용하여 보상해 주어야 한다. 본 논문에서는 W-CDMA 디지털 수신기의 수신성능에 최적인 CIC 롤오프 보상 필터를 설계방법을 제시하고, 설계된 필터가 CIC필터의 롤오프 특성을 보상하여 BER(Bit Error Rate)을 최소화시킴을 컴퓨터 시뮬레이션을 통해 확인하였다. 필터 성능을 검증하였다.

차량용 FM 부가방송 수신 전광판의 구현에 관한 연구 1. FM 부가방송 수신 전광판의 구현 (The Study of Implementation of SignBoard Receiving DARC for Vehicle 1. The Implementation of Sign Board Receiving DARC)

  • 최재석;김영길
    • 한국정보통신학회논문지
    • /
    • 제6권8호
    • /
    • pp.1169-1174
    • /
    • 2002
  • 본 논문은 FM 부가방송을 수신하여 다양한 정보와 사용자 문구 및 이미지를 전광판에 표시하는 시스템을 구현하였다. 기존의 전광판 시스템이 단순 광고만 반복하거나 유용한 정보를 값비싼 휴대폰 망을 통해 수신하였지만 FM 부가방송을 수신하여 저렴하게 정보를 사용할 수 있다. 본 시스템을 구현하기 위해 메인 프로세서와 프로그램 메모리, 사용자 메시지와 DARC 관련 정보 및 사용자 메시지의 출력 순서를 결정하는 편성 내용을 저장할 외장형 메모리, DARC 정보를 수신하기 위한 DARC 모듈 그리고 출력 장치인 LED 모듈로 구성이 되어있다. 구현된 시스템은 실험에 의해 사용자 메시지와 DARC 관련 정보를 편성 내용에 근거하여 출력함을 확인하였으며 이를 통해 값싸게 정보를 수신하여 표시하는 전광판 시스템의 구현이 가능함을 보였다.

선박탑재 Az mount의 위성추적 성능에 대한 분석 (A analysis on the satellite tracking performance of Az mount on shipboard)

  • 최조천
    • 한국정보통신학회논문지
    • /
    • 제7권6호
    • /
    • pp.1130-1137
    • /
    • 2003
  • 연안을 항해하는 소형선박에 탑재하여 위성방송을 수신할 수 있는 Az(Azimuth: 방위각 ) 1축 마운트의 추적시스템을 구현하여 추적성능을 분석하였다. 소형선박용 위성방송 수신시스템은 소형, 경량, 단순조작, 저가형으로 실현되어야 하기 때문에 l축 Ak 마운트가 적합하다. 안테나는 패치어레이의 평판형을 사용하였고 마운트는 스텝모터로 구동되도록 설계하였다. 알고리즘은 위성의 포인트를 추적을 위한 스텝트랙과 선박의 동요성분을 역으로 보상하는 동요보정이 병행되도록 작성하였다. 동요성분을 검출하기 위하여 자이로형 각 속도센서를 활용하였고, 비교기, ADC 등의 인터페이스회로와 마이크로프로세서를 사용하여 시스템을 구현하였다. 연안여객선에 시제품을 탑재하여 선회 및 동요의 정도에 따른 수신입력 레벨의 변동을 그래프로 기록하여 추적 성능을 분석하였다.

PTS 방식의 OFDM 통신 시스템에서 IMD 저감 기법의 복잡도와 계산량 저감 (Reduction of Structural and Computational Complexity in IMD Reduction Method of the PTS-based OFDM Communication System)

  • 김선애;이일진;백광훈;유흥균
    • 한국통신학회논문지
    • /
    • 제34권8A호
    • /
    • pp.583-591
    • /
    • 2009
  • 높은 PAPR을 갖는 직교 주파수 분할 다중 접속 신호는 비선형 왜곡을 발생시키거나, 송신기의 전력 증폭기의 효율을 나쁘게 한다. 그래서 비선형 왜곡을 줄이기 위한 상호 변조 왜곡 저감 기법이 제안되었다. IMD 저감 기법은 비선형 왜곡에 대하여 PAPR 저감 기법보다 비트 오차율 작게 한다. 하지만 IMD 저감 기법의 결정 기준은 주파수 영역에서 이루어지기 때문에 송신기에 FFT가 추가되어 시스템 복잡도가 증가하고, IMD 연산의 복잡한 계산 과정과, 이에 따른 처리시간이 증가하는 문제가 있다. 그러므로 본 논문에서는 이러한 기존의 IMD 저감 기법의 복잡도와 계산량 저감하기 위한 새로운 방식의 IMD 저감 방식을 제안한다. 또한 본 논문에서는 제안된 방식을 PTS 방식의 OFDM 통신 시스템에 적용하여 기존의 기법과 복잡도와 계산량을 비교한다. 제안된 기법은 PAPR처럼 시간영역에서 IMD의 전력량을 계산하므로 송신기에서 시스템의 복잡도와 계산량을 크게 줄일 수 있다. 또한 새로운 기법은 기존 방식과 BER 성능 면에서 차이를 보이지 않는다.

eHSPA 규격을 만족하는 FPGA모뎀 플랫폼 설계 및 검증기법 (FPGA Modem Platform Design for eHSPA and Its Regularized Verification Methodology)

  • 권현일;김경호;이충용
    • 대한전자공학회논문지SD
    • /
    • 제46권2호
    • /
    • pp.24-30
    • /
    • 2009
  • 본 논문에서는 3GPP(Third Generation Partnership Project) Release 7 eHSPA(High Speed Packet Access for Evolution) UE(User Equipment) FDD(Frequency Division Duplex) 규격을 만족하는 단말 모뎀의 FPGA(Field Programmable Gate Array) 플랫폼 설계 및 이를 기반으로 한 효율적인 검증 방법에 대해 제안한다. 구현된 FPGA 모뎀 플랫폼은 물리 계층 지원을 위한 모뎀 보드, MCU(Micro Controller Unit)와 DSP(Digital Signal Processor) 코어로 구성되어 모뎀 보드를 제어를 위한 제어 보드, 그리고 RF(Radio Frequency) 및 기타 장비 접속을 위한 주변장치(Peripheral) 보드 등으로 구성된다. 그리고 검증 단계는 하드웨어-소프트웨어 연동 상관 정도에 따라 단순 기능 검증, 시나리오 검증 그리고 호 처리 및 시스템 성능 검증 등으로 규정화하여 진행되었고, 실제 구현적인 측면으로 저 전력 SoC(System On a Chip)를 위한 에뮬레이션 검증 기법도 제안한다.