• 제목/요약/키워드: shift register

검색결과 175건 처리시간 0.034초

순서회로의 Built-In Pseudoexhaustive Test을 위한 테스트 패턴 생성기 및 응답 분석기의 설계 (Design of Test Pattern Generator and Signature Analyzer for Built-In Pseudoexhaustive Test of Sequential Circuits)

  • 김연숙
    • 한국정보처리학회논문지
    • /
    • 제1권2호
    • /
    • pp.272-278
    • /
    • 1994
  • 본 논문에서는 BIST(Built-In Self Test)시 순서회로내의 조합회로를 pseudoexhaustive 시험하는데 필요한 테스트 패턴 생성기와 응답 분석기를 제안한다. 제안하는 테스트 패턴 생성기는 테스트 패턴의 초기값을 스캔 인 할 수 있고, exhaustive test pattern 을 생성할 수 있다. 또한, 응답 분석기는 회로의 응답을 분 석할 수 있을 뿐만 아니라 응답 결과를 스캔 아웃할 수 있다. 이러한 테스트 패턴 생 성기와 응답분석기는 SRL과 LFSR을 결합하여 설계하였다.

  • PDF

Test 용역성을 고려한 LSI/VLSI 논리설계방식과 Programmable Logic Array에의 응용 (A LSI/VLSI Logic Design Structure for Testability and its Application to Programmable Logic Array Design)

  • 한석붕;조상복;임인칠
    • 대한전자공학회논문지
    • /
    • 제21권3호
    • /
    • pp.26-33
    • /
    • 1984
  • 논문에서는 종래의 LSSD에 사용한 쉬프트 레지스터 래치를 개선한 새로운 LSI/VLSI 논리설계방식을 제안한다. 이 설계방식을 사용함으로써 테스트 패턴의 생성이 용이해지고 고장검출률이 향상된다. 또한 여기서 제안한 병렬 쉬프트 레지스터 래치를 테스트가 용이한 PLA의 설계에 적용한다. 이 경우에 테스트 패턴의 수가 감소되고 LSSD를 사용한 종래의 PLA에서 귀환입력에 변가되는decoder가 제거된다.

  • PDF

FCSR 난수열의 암호학적인 특성에 관한 연구 (A Study on the Cryptographic Properties of FCSR Sequences)

  • 서창호;김정녀;조현숙;김석우
    • 정보처리학회논문지C
    • /
    • 제8C권1호
    • /
    • pp.12-15
    • /
    • 2001
  • 합산 난수 발생기(Summation Generator)는 LFSR의 출력 수열을 정수 합산하여 키 수열을 발생한다. 이와 유사하게 두개의 FCSR의 출력 수열을 상관관계에 안전한 비트별 논리합(bitwise exclusive-oring)을 이용한 이진 난수열 발생기를 제안하고, 출력된 수열의 암호학적 특성을 살펴본다.

  • PDF

효율적인 공간 복잡도의 LFSR 곱셈기 설계 (Design of an LFSR Multiplier with Low Area Complexity)

  • 정재형;이성운;김현성
    • 한국산업정보학회논문지
    • /
    • 제8권3호
    • /
    • pp.85-90
    • /
    • 2003
  • 본 논문에서는 GF(2$^{m}$ ) 상에서 효율적인 공간 복잡도를 가진 LFSR(Linear Feedback Shift Register) 구조 기반의 모듈러 곱셈기를 제안한다. 먼저, 공개키 암호화 시스템의 기본 연산인 모듈러 지수승을 위한 지수승 알고리즘을 살펴보고 이를 위한 기본 구조를 제안한다. 특히, 본 논문은 이러한 지수기를 설계하기 위한 기녈 구조로서 효율적인 모듈러 곱셈기를 제안한다. 제안된 구조는 기약다항식으로 모든 계수가 1인 속성의 AOP(All One Polynomial)를 이용하며 구조복잡도 면에서 기존의 구조들보다 훨씬 효율적이다.

  • PDF

Network-on-Chip 시스템을 위한 새로운 내장 자체 테스트 (Built-In Self-Test) 구조 (The Novel Built-In Self-Test Architecture for Network-on-Chip Systems)

  • 이건호;김인수;민형복
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2009년도 제40회 하계학술대회
    • /
    • pp.1931_1933
    • /
    • 2009
  • NoC 기반 시스템이 적용되는 설계는 시스템 크기가 커짐에 따라 칩 테스트 문제도 동시에 제기 되고 있다. 이에 따라 NoC 기반의 시스템의 테스트 시간을 줄일 수 있는 internal test 방식의 새로운 BIST(Built-in Self-Test) 구조에 관한 연구를 하였다. 기존의 NoC 기반 시스템의 BIST 테스트 구조는 각각의 router와 core에 BIST logic과 random pattern generator로 LFSR(Linear Feedback Shift Register)을 사용하여 연결하는 individual 방식과 하나의 BIST logic과 LFSR을 사용하여 각각의 router와 core에 병렬로 연결하는 distributed 방식을 사용한다. 이때, LFSR에서 생성된 테스트 벡터가 router에 사용되는 FIFO 메모리를 통과하면서 생기는 테스트 타임 증가를 줄이기 위하여 shift register 형태의 FIFO 메모리를 변경하였다 제안된 방법에서 테스트 커버리지 98%이상을 달성하였고, area overhead면에서 효과를 볼 수 있다.

  • PDF

순서 CMOS Domino Logic Array의 설계 및 테스트 (Design and Test of Sequential CMOS Domino Logic Array)

  • 박진관;김윤홍;정준모;한석붕;임인칠
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
    • /
    • pp.1476-1480
    • /
    • 1987
  • This paper proposes a design method for SCLA(sequential CMOS Domino Logic Array) using 1-level CMOS Domino Logic and Stable Shift Register Latch. Also an algorithm to generate a test sequence and a test procedure for the SCLA are presented. The SCLA has advantages of low power consumption, high density and high speed, and performs hazard-and race-free logic operation, because of using SSRL(Stable Shift Register Latch). By using the proposed test method, all of stuck-at, cross-point, stuck-on and stuck-open faults in SCLA are detected by short test sequence.

  • PDF

우수한 비주기 자기상관 특성을 갖는 새로운 다중 위상 부호열 (New Polyphase Sequence with Good Nonperiodic Autocorrelation Property)

  • 문경하;홍윤표;최기훈;송홍엽
    • 한국통신학회논문지
    • /
    • 제29권7C호
    • /
    • pp.915-920
    • /
    • 2004
  • 본 논문에서는 비주기 자기상관 특성의 중요한 지표가 되는 merit factor의 관점에서 가장 우수한 비주기 자기상관 특성을 갖는 새로운 다중 위상 부호열(polyphase sequence)을 제안한다. 또한, 정수 환(integer residue ring)에서 LFSR(Linear Feedback Shift Register)을 이용한 일반적인 다중 위상 부호열 생성기를 제안하고 제안된 생성기에 기반한 다중 위상 부호열의 선형 복잡도를 분석한다.

유비쿼터스 환경에서 해쉬 락 기법을 적용한 보안과 프라이버시에 관한 연구 (A Study of Security and Privacy and using Hash Lock Approach in Ubiquitous environment)

  • 최용식;전영준;박상현;한수;신승호
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2007년도 학술대회 1부
    • /
    • pp.790-795
    • /
    • 2007
  • 최근 유비쿼터스 컴퓨팅에 대한 연구가 활발히 진행되고 있으며 유비쿼터스 컴퓨팅의 실현을 위한 핵심기술로서 RFID 시스템에 대한 연구가 활발히 진행되고 있다. 유비쿼터스 환경에서 RFID 시스템이 사용자의 편리함을 가져다 주는 장점이 있는 반면, 이로 인해 사용자의 프라이버시가 침해 당할 수 있는 문제점 또한 가지고 있다. 본 논문에서 사용자 인증 알고리즘은 새로운 해쉬 함수를 사용하고 그리고 메시지 암호화를 위한 스트림 암호기는 LFSR(Linear Feedback Shift Register)을 사용한다.

  • PDF

간단한 Analog 기억장치의 제작과 그 응용 (A Simple Fast Analog Storage Device and Its Applications)

  • 배인태;최규원;김하석
    • 대한화학회지
    • /
    • 제25권2호
    • /
    • pp.103-109
    • /
    • 1981
  • 큰 입력지향을 갖는 20개의 sample and hold가 MOSFET으로 switching되는 간편하면서도 비용이 적게드는 analog 기억장치를 제작하였다. 이것은 digital로 3KHz.까지 임의로 조절되는 shift register로 연결되어 있다. 이 장치의 유용성을 보이기 위해 square와 sine파 및 fast-scan voltammetry와 differential pulse polarography의 전류-시간 변화와 같은 전기화학적 실험을 행하였다.

  • PDF

페이지 쉬프터 기반의 의사 난수 패턴 생성기 (Pseudo Random Pattern Generator based on phase shifters)

  • 조성진;최언숙;황윤희
    • 한국정보통신학회논문지
    • /
    • 제14권3호
    • /
    • pp.707-714
    • /
    • 2010
  • 패턴생성기로 LFSR(linear feedback shift register)은 기계 자체에 고유의 선형의존성이 있어 패턴을 생성함에 있어 비트의 위치를 이동시켜 수열을 생성하기 때문에 생성되는 패턴들의 상관관계가 높고 따라서 오류 검출률이 낮아지게 된다. 이런 문제점을 해소하기 위하여 scan chain 사이에 XOR 게이트의 조합으로 구성된 페이지 쉬프터를 장착하여 출력 테스트 패턴의 난수성을 높임으로써 LFSR 고유의 선형의존성을 줄이고 오류 검출률을 높이는 연구가 활발히 진행되어 왔다. 본 논문에서는 PRPG(pseudo random pattern generator)로서 특성 다항식을 원시다항식으로 갖는 LFSR을 사용하여 어떤 임의의 두 채널에서 출력되는 이진 수열의 선형 의존성을 줄이기 위한 방법으로 적절한 탭 수를 유지하며 최소의 위상이동차를 보장하는 페이지 쉬프터를 갖는 LFSR 기반의 PRPG를 구성하는 방법을 제안한다. 제안된 알고리즘에 따라 페이지 쉬프터를 구성하면 기존의 방법보다 페이지 쉬프터를 훨씬 빨리 구성 할 수 있는 장점이 있다.