• 제목/요약/키워드: residue number system

검색결과 56건 처리시간 0.022초

RNS상에서 시간 및 공간 복잡도 향상을 위한 병렬 모듈러 곱셈 알고리즘 (Parallel Modular Multiplication Algorithm to Improve Time and Space Complexity in Residue Number System)

  • 박희주;김현성
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권9호
    • /
    • pp.454-460
    • /
    • 2003
  • 본 논문에서는 RNS 시스템 상에서 시간 및 공간 복잡도 향상을 위한 병렬 모듈러 곱셈 알고리즘을 제안한다. 모듈러 감소를 위해서 새로운 테이블 참조 방식을 사용한다. 테이블 참조시 RNS 시스템이 비 가중치 시스템이므로 대수 비교를 비교하기 위해서 MRS 시스템을 이용한다. 제안한 곱셈 알고리즘은 RNS 컴퓨터 상에서 상대적으로 계간하기 쉬운 MRS 시스템을 사용함으로써 대수 비교를 효율적으로 수행할 수 있다. 기존의 RNS 시스템 상에서 테이블 감소를 이용한 모듈러 곱셈 알고리즘과 비교시 전체 테이블의 크기를 1/2로 줄일 수 있고, 산술 연산도 2ㅣ 개의 프로세서를 사용하여 0(ι) 만에 수행할 수 있다.

DRNS용 SRTFR 변환기 설계에 관한 연구 (A Study on the design of First Residue to Second Residue Converter for Double Residue Number System)

  • 김용성
    • 정보학연구
    • /
    • 제12권2호
    • /
    • pp.39-47
    • /
    • 2009
  • Residue Number System is used for the purpose of increasing the speed of processing in the many application parts of Image Processing, Computer Graphic, Neural Computing, Digital Signal Processing etc, since it has the characteristic of parallelism and no carry propagation at each moduli. DRNS has the twice RNS Conversion, it is used to decreases the size of the operator in RNS. But it has a week point on the Second Residue to First Residue Conversion time. So, in this paper SRTFR(Second Residue to First Residue) Converter using MRC(Mixed Radix Conversion) is designed to decrease the size of RTB(Residue to Binary) Converter. Since the proposed SRTFR Converter using MRC(Mixed Rdix Convertion) has a pipeline processing. Also, modular operation is applied to at each partitioned SAM(Subtraction and Addition) and MA(Multiplication and addition). In the following study, the more effective design on MA is needed.

  • PDF

New Error Control Algorithms for Residue Number System Codes

  • Xiao, Hanshen;Garg, Hari Krishna;Hu, Jianhao;Xiao, Guoqiang
    • ETRI Journal
    • /
    • 제38권2호
    • /
    • pp.326-336
    • /
    • 2016
  • We propose and describe new error control algorithms for redundant residue number systems (RRNSs) and residue number system product codes. These algorithms employ search techniques for obtaining error values from within a set of values (that contains all possible error values). For a given RRNS, the error control algorithms have a computational complexity of $t{\cdot}O(log_2\;n+log_2\;{\bar{m}})$ comparison operations, where t denotes the error correcting capability, n denotes the number of moduli, and ${\bar{m}}$ denotes the geometric average of moduli. These algorithms avoid most modular operations. We describe a refinement to the proposed algorithms that further avoids the modular operation required in their respective first steps, with an increase of ${\lceil}log_2\;n{\rceil}$ to their computational complexity. The new algorithms provide significant computational advantages over existing methods.

고속 그래픽 처리를 위한 잉여수계 승산기 설계에 관한 연구 (A Study on the design of RNS Multiplier to speed up the Graphic Process)

  • 김용성;조원경
    • 전자공학회논문지B
    • /
    • 제33B권1호
    • /
    • pp.25-37
    • /
    • 1996
  • 실시간 컴퓨터 그래픽 처리를 위하여는 고속 연산(승산 및 가산)회로가 필요하다. 잉여수 체계(RNS:Residue Number System)는 병렬성과 고속성을 갖는 정수연산체계이고, 또한 순환군(cyclic group)은 가산과 승산이 동형인 잉여수 연산을 수행하므로 고속의 승산기와 가산기의 설계가 가능하다. 그러므로, 본 논문에서는 DRNS(Double Residue Number System)를 제안하고, 순환부호(circula- tive code)를 이용한 고속의 잉여수 승산기를 설계하여, 이를 그래픽 프로세서의 연산기로 사용하고자 한다. 설계된 승산기는 TTL소자 74s09, 74s32를 사용한 경우 87MHz속도의 연산이 가능하다.

  • PDF

잉여수계를 이용한 역전파 신경회로망 구현 (The Implementation of Back Propagation Neural Network using the Residue Number System)

  • 홍봉화;이호선
    • 정보학연구
    • /
    • 제2권2호
    • /
    • pp.145-161
    • /
    • 1999
  • 본 논문에서는 캐리 전파가 없어 고속연산이 가능한 잉여 수 체계를 이용하여 고속으로 동작할 수 있는 역전파 신경회로망을 설계방법을 제안하였다. 설계된 신경회로망은 잉여수계를 이용한 MAC 연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산 부로 구성되며, 설계된 회로는 VHDL로 기술하였고 Compass 툴로 합성하였다. 실험결과, 가장 나쁜 경로일 경우, 약 19nsec의 지연속도를 보였고, 기존의 실수 연산기에 비하여 약 40%정도 하드웨어 크기를 줄일 수 있었다. 본 논문에서 설계한 신경회로망은 실시간 처리를 요하는 병렬분산처리 시스템에 적용될 수 있을 것으로 기대된다.

  • PDF

Risk-based approach to develop a national residue program: prioritizing the residue control of veterinary drugs in fishery products

  • Kang, Hui-Seung;Han, Songyi;Cho, Byung-Hoon;Lee, Hunjoo
    • Fisheries and Aquatic Sciences
    • /
    • 제22권12호
    • /
    • pp.29.1-29.7
    • /
    • 2019
  • Veterinary drugs are widely used to protect production-related diseases and promote the growth of farmed fish. The use of large amounts of veterinary drugs may have potential risk and cause adverse effects on both humans and the environment. In this study, we developed risk-based ranking based on a scoring system to be applied in the national residue program. In this approach, the following three factors of veterinary drugs that may occur as residues in fishery products were considered: potency (acceptable daily intake), usage (number of dose and withdrawal period), and residue occurrence. The overall ranking score was calculated using the following equation: potency × usage (sum of the number of sales and withdrawal period) × residue occurrence. The veterinary drugs that were assigned high score by applying this approach were enrofloxacin, amoxicillin, oxolinic acid, erythromycin, and trimethoprim. The risk-based approach for monitoring veterinary drugs can provide a reliable inspection priority in fishery products. The developed ranking system can be applied in web-based systems and residuemonitoring programs and to ensure safe management of fishery products in Korea.

잉여수 체계를 이용한 디지털 뉴론 프로세서의 설계 (Design of a Digital Neuron Processor Using the Residue Number System)

  • 윤현식;조원경
    • 전자공학회논문지B
    • /
    • 제30B권10호
    • /
    • pp.69-76
    • /
    • 1993
  • In this paper we propose a design of a digital neuron processor using the residue number system for efficient matrix.vector multiplication involved in neural processing. Since the residue number system needs no carry propagation for modulus operations, the neuron processor can perform multiplication considerably fast. We also propose a high speed algorithm for computing the sigmoid function using the specially designed look-up table. Our method can be implemented area-effectively using the current technology of digital VLSI and siumlation results positively demonstrate the feasibility of our method. The proposed method would expected to adopt for application field of digital neural network, because it could be realized to currently developed digital VLSI Technology.

  • PDF

잉여수체계를 이용한 MDC프로세서의 설계에 관한 연구 (A study on the Design of MDC Processor using the Residue Number System)

  • 김형민;조원경
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
    • /
    • pp.662-665
    • /
    • 1988
  • This paper proposes the Minimum-Distance Classification(MDC) processor using the Residue Number System(RNS). The proposed MDC Processor in this paper is efficient for real-time pattern clustering application and illustrate satisfiable error rate in application experiments of image segmentation but error rate increase as cluster number do.

  • PDF

생산자동화 시스템에서 실시간 물체인식을 위한 디지털 뉴런프로세서의 설계 및 구현 (Design and Implementation of the Digital Neuron Processor for the real time object recognition in the making Automatic system)

  • 홍봉화;주해종
    • 한국컴퓨터정보학회논문지
    • /
    • 제12권3호
    • /
    • pp.37-50
    • /
    • 2007
  • 본 논문에서는 캐리전파가 없어 고속연산이 가능한 잉여 수 체계(Residue Number System)를 이용하여 생산자동화 시스템에서 실시간 물체인식을 위한 고속의 디지털 뉴런 프로세서를 제안하고 이를 구현하기 위한 중요연산부인 PE를 설계 및 구현하였다. 설계된 디지털 뉴런프로세서는 잉여수계를 이용한 MAC(Multiplier and Accumulator)연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산부로 구성된다. 설계된 회로는 C언어 및 VHDL로 기술하였고 Compass툴로 합성하였으며 LG $0.8{\mu}m$ CMOS공정으로 설계되었다. 실험결과 본 논문에서 설계 및 구현한 디지털 뉴런프로세서는 기존 방식의 잉여수계를 이용한 연산기 및 실수연산기로 구현한 뉴런프로세서에 비하여 3배 이상의 연산속도와 약 50%정도 하드웨어 크기를 줄일 수 있었다. 본 논문에서 설계 및 구현한 디지털 뉴런프로세서는 실시간 처리를 요하는 생산자동화 시스템의 물체인식 시스템에 적용될 수 있을 것으로 기대된다.

  • PDF

소 모듈러스들로 구성된 RNS를 사용한 디지털 필터의 실현 (An Implementation of Digital Filters Usign the Residue Number System of small Modulus)

  • 이정문;배정이;최계근
    • 대한전자공학회논문지
    • /
    • 제20권6호
    • /
    • pp.6-10
    • /
    • 1983
  • 본 논문에서는 레지듀 연산(residue arithmetic)을 사용하여 디지탈 필터를 실현하는 한 가지 방법을 제시 하였다. 기존의 레지듀 디지탈 필터가 비교적 적은 비트 수를 갖는 신호만을 처리할 수 있었던 것에 비해, 여기서는 비트 슬라이스 알고리즘[1]의 원리를 적용함으로써 보다 많은 비트 수를 갖는 신호를 처리할 수 있도록 했으며, 또한 레지듀 가감산 및 승산은 연산표에 의해서 고속으로 수행될 수 있으므로 이를 이용하여 비트 슬라이스 알고리즘의 단점인 융통성 (flexibility)의 문제를 해결하였다. 실제로 종속 접속형 4차 버터워즈 저역통과 디지탈 필터를 구성하여 실험함으로써 이와 같은 사실들을 입증할 수 있었다.

  • PDF