

小 모듈러스들로 構成된 RNS를 사용한 디지탈 필터의 實現

(An Implementation of Digital Filters Using the Residue Number System of Small Modulus)

李 延 紹*, 裴 正 二**, 崔 桂 根**

(Jeong Moon Lee, Jeong Ei Bae and Kye Keun Choi)

要 約

本論文에서는 레지듀演算(residue arithmetic)을 사용하여 디지탈 필터를 實現하는 한 가지 方法을 세시하였다.

既存의 레지듀 디지탈 필터가 비교적 적은 비트 수를 갖는 信號만을 처리할 수 있었던 것에 비해, 여기서는 비트 슬라이스 알고리즘^[1]의 원리를 적용함으로써 보다 많은 비트 수를 갖는 信號를 처리할 수 있도록 했으며, 또한 레지듀 加減算 및 乘算은 演算表에 의해서 高速으로 수행될 수 있으므로 이를 利用하여 비트 슬라이스 알고리즘의 短點인 융통성(flexibility)의 문제를 해결하였다.

실제로 종속 접속형 4次 버터워즈 低域通過 디지탈 필터를 構成하여 實驗함으로써 이와 같은 사실들을 입증할 수 있었다.

Abstract

In this paper, an implementation method for digital filters using the residue arithmetic is proposed.

This method can be used for processing digital signals with larger number of bits by applying the idea of the bit-slice algorithm, while previous residue digital filters can process digital signals with only a small number of bits. Furthermore, high-speed residue addition, subtraction, and multiplication using look-up tables make it possible to get more flexible filters.

Everything that is mentioned above is proved by implementing a cascade fourth-order Butterworth lowpass digital filter using this method.

I. 序 論

高速汎用 컴퓨터의 設計를 위하여 RNS(residue number system)가 도입^[2]된 以來, 高速의 레지듀演算是 디지탈 필터의 實現에 응용하려는 研究가 계속되

어 왔다.^{[3] [1][5]} 그런데 이제까지의 레지듀 디지탈 필터에 있어서는 小 모듈러스(modulus)들로 構成된 RNS를 사용하면 dynamic range가 작아서 비트 수가 많은 디지탈 信號를 처리하기가 곤란하였고, dynamic range를 충분히 크게 하기 위해서 大 모듈러스들로 構成된 RNS를 사용하면 演算表를 만드는 데 쓰이는 ROM의 용량이 상당히 커야만 했다.

本論文에서는 비트 슬라이스 알고리즘의 원리를 적용하여 하나의 디지탈 信號를 여러 개의 비트 群

*準會員, **正會員, 서울大學校 電子工學科

(Dept. of Electronic Eng., Seoul National Univ.)

接受日字：1983年 3月 14日

(group)으로 나누어順次的으로 처리하되 각각의 비트群을 처리하는 과정에서만 레지듀演算을 함으로써小모듈러스들로構成된 RNS를 사용하는 경우에도 비트수가 많은 디지털信號를 처리할 수 있는實現方式을 제시하였다.

한편 비트 슬라이스 알고리즘^[1]에서는 디지털信號의 비트를順次的으로 처리하는 과정에서 나올 수 있는 모든計算結果를 미리 ROM에 저장해 두어야 하므로 필터의係數를 쉽게 바꿀 수 없었으나, 이方式에서는 이를 레지듀演算에 의해서 직접計算하므로 필터의係數를 바꾸어特性을 쉽게 변경할 수 있도록 했다.

먼저 제Ⅱ장에서는 RNS에 관한 기본적인 사항들을 간단하게 소개하였고, 제Ⅲ장에서는 제시하고자 하는 디지털 필터의實現方式을既存의 레지듀 디지털 필터와 비교하여 서술하였다. 그리고 제Ⅳ장에서는 종속 접속형 4次 버터워즈低域通過 디지털 필터에 대한 시뮬레이션을 통해 이方式을 사용한 경우와既存의 레지듀實現方式을 사용한 경우를 비교한 후, 前者의 경우를實現하여 이方式이 실제로 적용 가능함을 보였다.

II. 레지듀 數

RNS는 N개의整數, m_1, m_2, \dots, m_N 을 밑(base)으로 하여構成되는데, 이 각각의整數를 모듈러스라고 하며 이들은 서로素(relatively prime)가 되도록 정하는 것이 보통이다. 주어진 밑에 대하여整數 x의 레지듀表現도 다른N개의整數, x_1, x_2, \dots, x_N 이 되는데, x_i 는 다음과 같은N개의式에 의해 정된다.

$$x = q_i m_i + x_i, \quad i = 1, 2, \dots, N$$

이때整數 q_i 는 $0 \leq x_i < m_i$ 가 되도록 정한다. 즉 x_i 는 x를 m_i 로 나누었을 경우에 생기는 나머지로서 $|X| m_i$ 로도表示되며 'x mod m_i '라고 읽는다. 또 x_i 를 x의 i번 째 레지듀 자리수라고 한다.

m_i 가 서로素일 때有效區間(legitimate range) $[0, M-1]$ 내의 모든整數는各各唯一한表現을 갖는다^[2]는 사실이 알려져 있다. 단,

$$MM = \prod_{i=1}^N m_i \quad (2)$$

RNS에서는有效區間을보통正領域(positive region)과負領域(negative region)으로나누어陰의整數를 M의補數(M's complement) 형태로表示한다.

記號 *가加算, 減算, 혹은乘算을 나타낸다고 할 때, $z = x * y$ 라면 z의 레지듀表現은

$$z_i = |X_i * Y_i| m_i, \quad i = 1, 2, \dots, N_0 \quad (3)$$

으로된다.^[2] 이와같이各 자리수마다獨立의으로演

算이 이루어지기 때문에高速演算이 가능하다.

레지듀數에서보통數로의변환은Chinese Remainder Theorem^{[2][3]}을통해서 이루어질수있다. 그러나이方法에서는 mod mi의演算뿐아니라 mod M의演算도要求되어더우기補數表現을사용할경우부호판정을위한별도의알고리즘이필요하므로매우불편하다. 반면에혼합 radix 변환(mixed radix conversion)을이용하면레지듀數를쉽게보통數로바꿀수있다. 整數 x는다음式과같이 혼합 radix數(mixed radix number)로表示된다.

$$x = a_N \prod_{i=1}^{N-1} R_i + \dots + a_2 R_1 R_2 + a_1 R_1 + a_0 \quad (4)$$

여기에서 R_i 는래디스이고 a_i 는혼합래디스자리수이며 $0 \leq a_i < R_i$ 이다. 만약 어떤RNS의모듈러스 m_1, m_2, \dots, m_N 과어떤MRNS(mixed radix number system)의래디스 R_1, R_2, \dots, R_N 사이에 $R_1 = m_1, R_2 = m_2, \dots, R_N = m_N$ 의관계가성립한다면이들은聯關(associate)되어있다고한다. 聯關MRNS에서는다음式에따라대응되는레지듀數로부터혼합래디스數가용이하게얻어진다.^{[6][7]}

$$a_i = T_{ii}, \quad i = 1, 2, \dots, N \quad (5)$$

$$\text{단, } T_{ii} = |x| m_i = X_i \quad (6)$$

$T_{(k+1)i} = ||T_{ki} - a_k|m_i| m_{k-1}|m_i| m_i| m_i| \quad k = 1, 2, \dots, i-1$ 이고 $|m_{k-1}|m_i$ 는 $|m_k|m_i$ 의乘算逆元(multiplicative inverse)이다. R_N 을 2의幕(power)으로정하면 a_N 의부호비트가 x의부호비트의역할을하므로부호판정이간편하다.^{[2][8]}

III. 필터의 設計

디지털 필터는 일반적으로 다음과 같은入出力 관계식으로表示된다.^[9]

$$y(n) = \sum_{k=1}^K c_k x_k \quad (7)$$

단, c_k 는필터의係數이고, x_k 는入出力標準值를나타낸다.

여기에서小모듈러스들로構成되는RNS를도입하면一般的인레지듀乘算을쉽게實現할수있다. 이는式(7)을직접레지듀演算으로遂行하는것으로서필요한演算是모두演算表에의해서 이루어진다. 즉,

$$|y(n)| m_i = \left| \sum_{k=1}^K |c_k| m_i \cdot |x_k| m_i \right| m_i, \quad i = 1, 2, \dots, N \quad (8)$$

그런데이와같이小모듈러스를갖는레지듀디지털필터에서는서로素인모듈러스의갯수가작기때문에dynamic range가작아서信號및係數의비트수를크게할수없다. 一例로서4비트이하의서로素인모듈러스는16, 15, 13, 11, 7등이며이들로構成

되는 RNS에서表現할 수 있는 數의 범위는 18비트를 넘지 못한다. 더욱이 dynamic range를 늘리기 위해서 모듈러스의 갯수를 증가시키면 필터의構造가 훨씬複雜해진다.

따라서 비트 슬라이스 알고리즘의原理를 적용하여 하나의 디지털 信號를 여러 개의 비트群으로 나누어順次的으로 처리하되, 每 비트群을 처리하는 과정에서만 레지듀演算을 함으로써 既存의 레지듀 디지털 필터에 의해 信號 및 係數의 비트數를 크게 할 수 있는 다음 方式을 제시하고자 한다.

먼저 x_k 를 다음 式과 같이 각각이 m 비트로構成된 몇 개의 비트群으로 表示한다.

$$x_k = \sum_{t=0}^s 2^{tm} g_{kt}, \quad k=1, 2, \dots, K \quad (9)$$

단,

$$\begin{aligned} g_{kt} &= \sum_{j=tm}^{tm+m-1} 2^{j-tm} x_{kj}, \quad t=0, 1, \dots, s-1 \\ g_{ks} &= \sum_{j=sm}^{B-1} 2^{j-sm} x_{kj} - 2^{B-sm} x_{kB} \end{aligned} \quad (10)$$

이고, $B+1=sm+m, m>1$ 이며, x_{kj} 는 x_k 의 한 비트를 나타낸다. 式 (9)를 이용하여 式 (7)을 다시 써 보면

$$y(n) = \sum_{t=0}^s 2^{tm} G(g_{1t}, g_{2t}, \dots, g_{st}) \quad (11)$$

이때

$$G(g_{1t}, g_{2t}, \dots, g_{st}) = \sum_{k=1}^K c_k g_{kt}, \quad t=0, 1, \dots, s \quad (12)$$

이 方式이 비트 슬라이스 알고리즘과 다른 점은 함수 값 $G(\cdot)$ 를 미리 저장시켜 두지 않고, 레지듀演算에 의해서 직접 計算한다는 것이다. 그러므로 필터의 係數를 바꾸어 特性을 쉽게 변화시킬 수 있다. 또 레지듀演算은 함수 값 $G(\cdot)$ 를 計算하는 데에만 쓰이므로 동일한 RNS를 사용할 경우에 既存의 레지듀 디지털 필터^{[3][4]}에 비해서 信號 및 係數의 비트 수를 크게 할 수 있다. 물론 이러한 잊점이 있는 반면, $G(\cdot)$ 의 計算時間으로 인하여 필터의 速度가 減少되기는 하지만 式 (9)에 보인 바와 같이 한 번에 m 비트씩 처리함으로써 個個의 비트를 順次的으로 처리하는 것보다는 속도를 m 배 정도 향상시킬 수 있다.

IV. 시뮬레이션 및 實驗

먼저 다음과 같은 特性을 갖는 4次 Butterworth 低域通過 디지털 필터를 設計하였다.

통과대역 감쇠 : 1dB이하

저지대역 감쇠 : 20dB이상

통과대역 : $0 < f/f_s < 0.1$

저지대역 : $0.2 < f/f_s < 0.5$

이 필터의 계차 방정식은 다음과 같다.^[9]

$$\begin{aligned} y_1(n) &= 0.102603x_1(n) + 0.205206x_1(n-1) + \\ &\quad 0.102603x_1(n-2) + 1.181333y_1(n-1) \\ &\quad - 0.591745y_1(n-2) \end{aligned}$$

$$x_2(n) = y_1(n)$$

$$\begin{aligned} y_2(n) &= 0.079619x_2(n) + 0.159238x_2(n-1) \\ &\quad + 0.079619x_2(n-2) + 0.9167y_2(n-1) \\ &\quad - 0.235176y_2(n-2) \end{aligned}$$

$$y(n) = y_2(n) \quad (13)$$

이와 같은 디지털 필터를 實現할 때, 既存의 레지듀 디지털 필터는 式 (8)을 이용하므로, 모듈러스가 16, 15, 13, 11인 RNS($M=2^{16}$)를 사용할 경우 演算結果가 항상 15비트 이내로 유지되어야 한다. 한편 비트 슬라이스 알고리즘의原理를 적용한 레지듀 디지털 필터는 式 (12)를 이용하여 함수 값 $G(\cdot)$ 를 구할 때에만 레지듀演算을 행한다. 따라서 信號 및 係數의 비트 수를 앞의 경우보다 크게 할 수 있으므로 양자화誤差(quantization error)를 줄임으로써 필터의 精度를 높일 수 있게 된다.




그림 1. 구형과 입력에 대한 시뮬레이션

Fig. 1. Simulation for a square wave input.

시뮬레이션의 結果는 그림 1에 보인 바와 같다. 그림 1의 (a)는 필터의 入力 信號이고 (b)는 式 (13)을 32비트의 컴퓨터로 計算하여 얻은 필터의 出力 信號이다. 그리고 (c)는 式 (8)로 表現되는 既存의 레지듀 디지털 필터와 式 (11)로 表現되는 비트 슬라이스 알고리즘의原理를 적용한 레지듀 디지털 필터의 出力을

에 사용된 係數들의 레지듀 表現이다. RNS에서는 整數 演算만 가능하므로 係數에 적당한 상수를 곱해서 整數化한 다음 演算 結果를 다시 이 상수로 나누어 주어야 한다. 그런데 레지듀 演算에서 어떤 係數를 모듈러스들의 곱으로 나누는 것은 R/B 변환 과정에서 수행될 수 있으므로 이 상수를 모듈러스들의 곱으로 정하는 것이 좋다.^{[5][6][8]} 既存의 레지듀 디지털 필터인 경우에는 式 (8)의 結果가 15비트를 넘지 않도록 하기 위해서 信號 및 係數를 7비트 정도로 하는 것이 좋으므로 係數에 $13 \times 11 = 143$ 을 곱하여 整數化하였다. 한편 비트 슬라이스 알고리즘의 原理를 적용한 레지듀 디지털 필터인 경우에는 10비트의 信號를 2비트로 된 5개의 비트群으로 나누어 順次的으로 처리한다면, 式 (11)의 演算 과정에서 4비트의 2비트右 시프트가 일어나며 式 (12)의 結果를 R/B 변환하는 과정에서 $G(\cdot)$ 가 10비트 정도로 되도록 하기 위해서 11로 나누게 되므로 전체적으로는 $2^8 \times 11 = 2816$ 으로 나누는 셈이 된다. 따라서 係數에 이 상수를 곱하여 整數化해야 한다.

實驗에서는 이미 앞에서 제시한 方式에 따라 종속 접속형 4次 디지털 필터를構成하였다. 여기에서는 시뮬레이션에서와 꼭 같이 式 (13)으로 表示되는 베터 워즈 低域通過 필터를 實現하되 모듈러스가 16, 15, 13, 11인 RNS를 사용하였고 10비트의 入力 信號를 2비트의 비트群으로 나누어 처리하였다.

표 1. 레지듀 數로 表現한 필터의 係數

Table 1. The filter coefficient with representation of residue number.

式 (13)의 係數		既存의 레지듀 디지털 필터		비트 슬라이스 알고리즘의 原理를 적용한 레지杜 디지털 필터	
		整數화된 값 ($\times 143$)	레지杜 表現 ($X_{14}, X_{13}, X_{12}, X_{11}$)	整數화된 값 ($\times 2816$)	레지杜 表現 ($X_{14}, X_{13}, X_{12}, X_{11}$)
Section 1	0.102603	15	15, 0, 2, 4	289	1, 4, 3, 3
	0.205206	29	13, 14, 3, 7	578	2, 8, 6, 6
	0.102603	15	15, 0, 2, 4	289	1, 4, 3, 3
	1.181333	169	9, 4, 0, 4	3327	15, 12, 12, 5
	-0.591745	-85	11, 5, 6, 3	-1666	14, 14, 11, 6
Section 2	0.079619	11	11, 11, 11, 0	224	0, 14, 3, 4
	0.159238	23	7, 8, 10, 1	448	0, 13, 6, 8
	0.079619	11	11, 11, 11, 0	224	0, 14, 3, 4
	0.9167	131	3, 11, 1, 10	2581	5, 1, 7, 7
	-0.235176	-34	14, 11, 5, 10	-662	10, 13, 1, 9

필터의 構造는 그림 2와 같이 된다. 레지杜 演算裝置(residue arithmetic unit)는 각 모듈러스에 대한 副演算裝置들로 되어 있고 이들은 그림 3에 보인 바와 같이 각각 레지杜 加算表 A_i 와 乘算表 M_i 로構成되어 있는데 여기에는 256×4 비트 PROM(82S129)이 사용되었다. 그리고 레지杜 數로 表現된 함수 欽 $G(\cdot)$ 는 R/B 변환기(residue-to-binary converter)^{[6][7]}에서 2進數로 변환되어 出力 $y(n)$ 이 計算된다.




그림 2. 레지杜 디지털 필터의 構成

Fig. 2. Schematic diagram of a residue digital filter.



그림 3. 모듈러스 m_i 에 대한 레지杜 副演算裝置Fig. 3. Residue arithmetic sub-unit for modulus m_i .

그림 4. 필터의 周波數 應答

Fig. 4. Frequency responses of the filter.

實驗結果로서 2 KHz 및 10 KHz의 標本化 周波數에 대한 필터의 特性을 측정하여 그림 4에 表示하였는데 通過帶域에서 實驗値가 理論値에 1dB 이내로 일치함을 보여 주고 있다.

V. 結 論

디지털 필터를 實現할 때 레지듀演算을 사용하면 각각의 레지듀 자리수에 대해 독립적인演算이 가능하므로 긴 wordlength의演算을 여러 개의 짧은 wordlength의演算으로써 수행할 수 있다. 따라서 뜯리회로 대신 ROM을 사용한演算表로써 이를 實現할 수 있으며演算速度가 빠르다. 또한構造도 간단하여 비용이 적게 드는長點이 있다.

本論文에서는 이와 같은長點을 살리기 위해 4비트 이하의 小 모듈러스들로構成된 RNS를 도입한 레지듀 디지털 필터를 設計하되, 비트 슬라이스 알고리즘의原理를 적용하여 信號를 여러 개의 비트群으로 나누어 順次的으로 처리함으로써 既存의 레지듀 디지털 필터에 비해 信號 및 係數의 비트 수를 크게 늘일 수 있었다. 이와 동시에 함수 값 $G(\cdot)$ 를 미리 ROM에 저장해 두는 대신 이를 레지듀演算에 의해서 직접計算함으로써 필터의 特性을 쉽게 변경할 수 있도록

표 2. 종속접속형 4次 디지털 필터의 實現方式의 비교

Table 2. Comparison of the realization method of cascaded 4th order digital filter.

	既存의 레지듀 實現方式	비트 슬라이스 알고리즘의原理를 적용한 레지듀 實現方式
係數의 비트數	약 8비트	약 12비트
信號의 비트數	7비트	10비트
最大 標本化周波數	수 MHz	수십 KHz
誤差의 원인	<ul style="list-style-type: none"> 주로 양자화誤差 Scaling時의 truncation誤差(演算時의誤差는 없음) 	<ul style="list-style-type: none"> 주로 binary演算(add-shift)時의 truncation誤差 Scaling時의 truncation誤差(양자화誤差는 비교적 작음)
Hardware 상의 특징	<ul style="list-style-type: none"> RNS 加算 및 乘算 Binary演算 不必要 B/R 변환 및 R/B 변환 	<ul style="list-style-type: none"> RNS 加算 및 乘算 binary演算(add-shift)必要 R/B 변환(B/R 변환은 不必要)

록 했다.

그러나 함수 값 $G(\cdot)$ 의 計算 및 R/B변환으로 인해 필터의 信號 처리 速度가 느려지는 短點이 있다. 여기서는 信號를 2비트씩 順次的으로 처리함으로써 標本化周波數를 20 KHz 까지 높일 수 있었다. 표 2는 모듈러스가 16, 15, 13, 11인 RNS를 사용했을 경우에, 既存의 레지듀 實現方式과 비트 슬라이스 알고리즘의原理를 적용한 레지듀 實現方式을 종속 접속형 4次 디지털 필터에 대해 비교한 것이다.

參 考 文 獻

- [1] A. Peled, B. Liu, "A new hardware realization of digital filters," *IEEE Trans. Acoust., Speech, Signal Processing*, vol. ASSP-22, pp. 456-462, Dec. 1974.
- [2] N.S. Szabo, R.I. Tanaka, *Residue Arithmetic and Its Applications to Computer Technology*. McGraw-Hill, New York, pp. 1-51, 1967.
- [3] W.K. Jenkins, B.J. Leon, "The use of residue number systems in the design of finite impulse response digital filters," *IEEE Trans. Circuit Syst.*, vol. CAS-24, pp. 191-201, Apr. 1977.
- [4] M.A. Soderstrand, "A high-speed low-cost recursive digital filter using residue number arithmetic," *Proc. IEEE*, vol. 65, no. 7, July 1977.
- [5] W.K. Jenkins, "Recent advances in residue number techniques for recursive digital filtering," *IEEE Trans. Acoust., Speech, Signal Processing*, vol. ASSP-27, pp. 19-30, Feb. 1979.
- [6] G.A. Jullien, "Residue number scaling and other operations using ROM arrays," *IEEE Trans. Comput.*, vol. C-27, pp. 325-336, Apr. 1978.
- [7] A. Baraniecka, G.A. Jullien, "On decoding techniques for residue number system realizations of digital signal processing hardware," *IEEE Trans. Circuits Syst.*, vol. CAS-25, pp. 935-936, Nov. 1978.
- [8] W.K. Jenkins, "Techniques for residue-to-analog conversion for residue-encoded digital filters," *IEEE Trans. Circuits Syst.*, vol. CAS-25, pp. 555-562, July 1978.
- [9] A. Antoniou, *Digital Filters: Analysis and Design*. McGraw-Hill, New York, pp. 196-217, 1979. *