• 대한전자공학회논문지SD
• /
• 제49권3호
• /
• pp.21-29
• /
• 2012

본 논문에서는 H.264/AVC 부호화기의 성능 향상을 위해 고성능 CAVLC 부호화기의 하드웨어 구조를 제안한다. 기존의 CAVLC 부호화기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 CAVLC는 CAVLC의 파라미터 중에 Runbefore를 순방향 탐색기법으로 계산하고 그 외 파라미터들은 역방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호화기에 조기 종료 모드를 적용하고 2단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC 부호화기의 하드웨어 구조를 매그나칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과, 최대동작 주파수는 125MHz이며 게이트 수는 17k이다. 제안한 CAVLC 부호화기의 하드웨어 구조를 H.264/AVC 표준 참조 소프트웨어 JM13.2에서 추출한 데이터를 이용하여 테스트한 결과, $16{\times}16$ 매크로블록을 처리하는데 평균적으로 36.0사이클이 소요되어 기존의 CAVLC 부호화기보다 성능이 57.8% 향상됨을 확인하였다.

• 대한조선학회논문집
• /
• 제57권4호
• /
• pp.207-212
• /
• 2020

To decide a separation distance of the redundant vital equipment in a naval ship, the damage radius due to an aerial explosion should be estimated. In this research, a simplified formula for the damage radius has been developed by using existing empirical formulae for reflected shock pressure and shock lethality value of equipment. As a numerical example, the damage radius for a typical pump aboard a naval ship has been calculated by the developed formula and compared with the results calculated by Measure of Total Integrated Ship Survivability (MOTISS) which is one of survivability analysis codes verified, validated and accredited by the US Navy. Also, comparison with the results calculated by existing other simplified formulae has been made.

• 한국통신학회논문지
• /
• 제24권12A호
• /
• pp.2015-2024
• /
• 1999

디지털 통신 시스템의 기저대역 신호처리를 효율적으로 구현하기 위한 새로운 복소수 필터구조를 제안하고, 이를 적용하여 채널등화용 적응 결정귀환 등화기 (Adaptive Decision-Feedback Equalizer; ADFE) 칩셋을 설계하였다. 새로운 복소수 필터구조는 기존의 2의 보수 대신에 redundant binary (RB) 수치계를 적용한 효율적인 복소수 승산 및 누적연산을 바탕으로 한다. 제안된 방법을 적용하면, N-탭 복소수 필터는 2N개의 RB 승산기와 2N-2개의 RB 가산기로 구현되며, 필터 탭 당 Tm,RB＋Ta,RB (단, Tm,RB, Ta,RB는 각각 RB 승산기 및 가산기의 지해 고속동작이 가능하다. 제안된 방법을 적용하여 설계된 ADFE는 FFEM (Feed-Foreward Equalizer Module)과 DFEM (Decision-Feedback Equalizer Module)로 구성되며, 필요에 따라 필터 탭을 확장할 수 있도록 설계되었다. 2-탭 복소수 필터, LMS 계수갱신 회로 및 부가회로 등으로 구성되는 각 모듈은 COSSAP과 VHDL을 이용한 모델링 및 검증과정을 거쳐 0.8-㎛ SOG (Sea-Of-Gate) 셀 라이브러리를 사용하여 논리합성 되었으며, 26,000여개의 게이트로 구성된다.

• 대한조선학회논문집
• /
• 제49권3호
• /
• pp.254-263
• /
• 2012

The survivability of warship is assessed by susceptibility, vulnerability and recoverability. Essentially, a vulnerability assessment is a measure of the effectiveness of a warship to resist hostile weapon effects. Considering the shot line and its penetration effect on the warship, present study introduces the procedural aspects of vulnerability assessments of warship. Present study also considers the prediction of penetration damage to a target caused by the impact of projectiles. It reflects the interaction between the weapon and the target from a perspective of vulnerable area method and COVART model. The shotline and tracing calculation have been directly integrated into the vulnerability assessment method based on the penetration equation empirically obtained. A simplified geometric description of the desired target and specification of a threat type is incorporated with the penetration effect. This study describes how to expand the vulnerable area assessment method to the penetration effect. Finally, an example shows that the proposed method can provide the vulnerability parameters of the warship or its component under threat being hit through tracing the shotline path thereby enabling the vulnerability calculation. In addition, the proposed procedure enabling the calculation of the component's multi-hit vulnerability introduces a propulsion system in dealing with redundant Non-overlapping components.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.8-15
• /
• 2007

본 논문은 소형.저전력 환경에 적합하게 개발된 HIGHT 블록 암호 알고리즘의 소형?저전력화된 하드웨어 구조를 제안하고 성능을 분석한다. HIGHT 알고리즘은 일반화된 Feistel 구조의 변형된 형태를 취하고 있다. 설계된 HIGHT는 암.복호화 기능을 내장하고 있으며 소형 설계를 위하여 모든 변환 과정이 하나의 블록으로 설계되어 중복된 부분을 최소화 하였다. 성능 향상을 위하여 32비트 서브키를 1 클럭에 출력되게 하였다. 제안된 암호 회로를 Hynix $0.25-{\mu}m$ 표준 CMOS 공정에 적용한 결과, 2,658 EG의 회로 크기를 가진다. 그리고 2.5V 동작 전원과 100kHz의 클럭 주파수로 동작시켰을 경우의 $10.88{\mu}W$의 소비 전력 특성을 나타냈다. 본 논문에서 제안된 HIGHT 암호 회로는 수동형 RFID 태그나 스마트 IC 카드와 같은 소형.저전력의 회로에 적용 가능하다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2009년도 춘계학술대회 논문집
• /
• pp.396-405
• /
• 2009

열차제어 지상신호시스템에서 핵심적인 철도보안기능을 수행하는 연동장치는 철도산업의 안전성 확보 지침에 따라 높은 안전성과 신뢰성을 갖추어야만 한다. 따라서 연동장치는 높은 안전성과 신뢰성을 달성할 수 있도록 실시간 운영체제 및 그 구성 하드웨어의 랜덤 고장에 대처하기 위한 Fail-Safe형 다중 제어시스템으로 구성된다. 이러한 구성에서는 운영자 인터페이스를 포함한 다양한 장치와의 메시지 교환을 위한 인터페이스 가능을 구현하기 어려운 특성이 존재한다. 본 논문에서는 연동장치와 상위 인터페이스 설비간의 통신기능을 구현하기 위한 Dual Ethernet 네트워크 구성 및 DPST (Dual Packet Seamless Transfer) 통신 프로토콜을 제안한다. 제안된 시스템의 구성에서는 특정 네트워크 장비의 랜덤 고장이나 통신오류에 강인한 특성을 보이며 통신채널의 장애를 검출할 수 있는 기능이 추가되어 설비의 유지보수에 효과적인 정보로 활용될 수 있음을 실험적으로 검증한다. 제안된 네트워크 구성 및 운영 프로토콜을 현대제철 전용철도용 전자연동장치에 구현하고 그 성능과 특성을 유럽표준규격 EN50159의 지침을 토대로 타당성을 분석한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권2호
• /
• pp.66-74
• /
• 2008

내장형 시스템은 민감한 데이타를 다루고 저장하기 때문에 정보를 암호화하여 보호하는 암호화 파일 시스템이 필요하지만, 암호화 파일 시스템 적용은 성능 저하가 크기 때문에 내장형 시스템에는 널리 적용되지 못하였다. 기존의 암호화 파일 시스템은 시스템 구조상 불필요한 성능저하를 가져온다. 본 논문에서 제안하는 ISEA(Indexed and Separated Encryption Approach)는 이러한 불필요한 성능 저하를 제거하고, 시스템이 효율적으로 암복호화를 지원하는 새로운 암복호화 기법이다. ISEA는 암호화와 복호화를 페이지 캐쉬를 기준으로 서로 다른 계층에서 수행한다. 즉, 암호화는 페이지 캐쉬 하위 계층에서 수행하고 복호화는 페이지 캐쉬 상위 계층에서 수행한다. 복호화한 내용은 페이지 캐쉬에 저장하여 후속 I/O 요구에 사용할 수 있게 한다. 또한, ISEA는 페이지를 암호화 블록 단위로 나누어 관리하는 페이지 인덱싱 기법을 제공한다. 페이지 인덱싱은 필요에 따라 페이지를 부분적으로 복호화하여 불필요한 복호화 연산을 제거한다. 페이지 캐쉬 탐색 성공률과 읽기/쓰기 사이즈를 종합한 성능 평가에서 ISEA는 효율적인 성능개선을 보여준다.

• Journal of Construction Engineering and Project Management
• /
• 제4권1호
• /
• pp.8-14
• /
• 2014

The Construction industry in Yemen confronts many development constraints, such as the inadequate implementation of appropriate building materials and labour construction technologies. Thus, this research looks over building materials and labour construction technologies used on the local housing construction projects by verifying the percentage of construction expenditure consumed by the main construction components (Materials, Labour and Overhead and Profit), along with the implemented construction technologies. The paper conducts a survey to acquire the cost distribution of the construction main components. The outcomes of the survey were discussed; the discussion was supported by literature on similar issues from some countries. The outcomes confirmed the relatively limited percentage in labour cost and profit, and the elevated percentage of construction materials cost, which are because of the excessive and inappropriate use of materials. What's more, established that the excessively redundant unskilled labours are not effectively engaged in the construction activities, this is due to the tendency of the market in using labour-base technologies. This paper is to recommend a suitable policies and strategies has to be used to decrease cost by using efficiently appropriate construction practice and local materials, moreover take advantage of excessive labour to reduce unemployment.

• 한국게임학회 논문지
• /
• 제17권5호
• /
• pp.103-112
• /
• 2017

많은 사용자가 함께 즐기는 온라인 게임(MMOGs)에서 IoT의 확장은 서버에 엄청난 부하를 지속적으로 증가시켜, 모든 데이터들이 Big-Data화 되어가는 환경에 있다. 이에 본 논문에서는 딥러닝 기법 중에서 가장 많이 사용되는 Sparse Autoencoder와 이미 잘 알려진 부하분산 알고리즘(ProGReGA-KF)을 결합한다. 기존 알고리즘 ProGReGA-KF과 본 논문에서 제안한 알고리즘을 이동 안정성으로 비교하였고, 제안한 알고리즘이 빅-데이터 환경에서 좀 더 안정적이고 확장성이 있음 시뮬레이션을 통해 보였다.

• Journal of information and communication convergence engineering
• /
• 제9권5호
• /
• pp.615-618
• /
• 2011

Living cells generate the cell cycle or apoptosis, depending on the course will be repeated. If an error occurs during this period of life in order to maintain the cells in the peripheral cells find the error portion. These cellular functions were applied to the system to simulate the circuit. Circuit implementation of the present study was constructed the redundant structure in order to found the error quickly. Self-repairing of digital systems as an advanced form of fault-tolerance has been increasingly receiving attention according as digital systems have been more and more complex and speed-up especially for urgent systems or those working on extreme environments such as deep sea and outer space. Simulating the process of cell differentiation algorithm was confirmed by the FPGA on the counter circuit. If an error occurs on the circuit where the error was quickly locate and repair. In this paper, we propose a novel self-repair architecture for fast and robust fault-recovery that can easily apply to real, complex digital systems. These Self-Repairing Algorithms make it possible for the application digital systems to be alive even though in very noisy and extreme environments.