• 방송공학회논문지
• /
• 제2권1호
• /
• pp.8-15
• /
• 1997

본 논문에서는 하나의 TMS320C31 Digital Signal Processor (DSP)를 사용하여 실시간으로 동작하는 Motion Picture Experts Group-1 (MPEG-1) 오디오 인코더 시스템을 구현하였다. 우선 MPEG-1 Audio Layer-2 및 심리음향모델-1 관련 기본 알고리듬을 C-언어로 구현하여 기본 동작을 확인하였다. 그리고 전체실행 시간을 줄이기 위하여, 이를 다시 Texas Instruments (Tl) 어셈블리어로 작성하였다. 마지막으로, MPEG-1 오디오 인코더 시스템을 위한 실제 DSP 하드웨어 회로 보드를 설계, 제작하였다. Analog-to-Digital Converter (ADC) 제어, 입출력 제어, 그리고 DSP 보드에서 PC로의 비트열 전송과 같은 주변 모듈들은 Very High Speed Hardware Description Language (VHDL)을 사용하여 Field Programmable Gate Array (FPGA)로 구현하였다. 제작된 시스템은 48 KHz로 샘플링 되는 스테레오 오디오 신호를 실시간으로 처리하여 192 kbps 비트율로 부호화된 비트열을 출력시킨다. 다양한 형태의 스테레오 오디오 신호를 통해, 제작된 오디오 인코더 시스템의 실시간 동작과 양질의 오디오 신호가 복원됨을 확인하였다.

• 한국항행학회논문지
• /
• 제23권5호
• /
• pp.452-459
• /
• 2019

본 논문에서는 원격 측정 시스템 파라미터에 대한 실시간 업데이트가 가능한 PCM (pulse code modulation) 엔코더 구조에 대해 기술한다. PCM 엔코더 내부에는 FPGA (filed programmable gate array), flash 메모리, 센서 데이터 계측을 위한 아날로그 신호 조절부를 구성하였다. PCM 엔코더의 FPGA 내부에 로직을 통해 UART (universal asynchronous receiver/transmitter) 통신, 아날로그 신호 조절부 제어, flash 메모리 제어, 프레임 구성이 가능하다. UART 통신을 이용해 PC에서 파라미터 데이터를 PCM 엔코더에게 송신할 수 있으며, flash 메모리가 제어되어 원격 계측 시스템의 파라미터가 실시간으로 업데이트 되어 최종적으로 프레임이 구성된다. 시뮬레이션과 검증을 통해 파라미터 데이터의 실시간 업데이트 여부에 대해 확인하였으며, 제안된 구조를 이용하여 유연성과 편의성을 높인 원격 계측 시스템을 구성할 수 있음을 확인하였다.

• 디지털융복합연구
• /
• 제10권6호
• /
• pp.241-246
• /
• 2012

본 논문에서는 FlashVideo를 적용한 차세대 인터넷방송 동영상 솔루션을 설계 및 구현하였다. 현재 현장에서 방송중인 HD급 영상을 실시간으로 압축하여 인터넷 생방송은 물론 VOD 서비스가 가능한 시스템으로 온라인을 통해 인터넷 LIVE 방송 및 VOD 서비스 그리고 UCC 서비스를 손쉽게 운영할 수 있도록 지원하는 솔루션이다. 카메라 및 VOD 영상을 H264 코덱을 사용하여 실시간으로 압축하여 MPEC4, WMV등의 영상을 인터넷 및 스마트폰에 실시간 스트리밍으로 지원하는 시스템으로 첫째, 카메라 영상의 실시간 녹화기능을 갖춘 국내 최초의 실시간 인코더 시스템(Real time encoder system)이며, Web 및 스마트폰 환경에 적합한 최신의 코덱 기술을 지원하며, 소프트웨어 제품이다. 둘째, 동영상을 MP4 플레이어로 재생이 가능하며, 사용자 채팅 및 커스터 마이징(customizing)이 가능한 양방향 인터넷 방송 시스템이다. 셋째, CMS(Contents Management System) 기능은 동영상 콘텐츠 및 강좌 관리 콘텐츠를 안드로이드 폰 및 아이폰을 통해 실시간으로 스트리밍 서비스가 가능하다.

• 융합보안논문지
• /
• 제12권3호
• /
• pp.93-97
• /
• 2012

본 논문에서는 FLV를 적용한 차세대 인터넷 방송 솔루션을 설계 및 구현하였다. 현재 현장에서 방송중인 HD급 영상을 실시간으로 압축하여 인터넷 생방송은 물론 VOD 서비스가 가능한 시스템으로 온라인을 통해 인터넷 LIVE 방송 및 VOD 서비스 그리고 UCC 서비스를 손쉽게 운영할 수 있도록 지원하는 솔루션이다. 카메라 및 VOD 영상을 H264코덱을 사용하여 실시간으로 압축하여 MPEC4, WMV 등의 영상을 인터넷 및 스마트폰에 실시간 스트리밍으로 지원하는 시스템으로 첫째, 카메라 영상의 실시간 녹화기능을 갖춘 국내 최초의 실시간 인코더 시스템(Real time encoder system)이며, Web 및 스마트폰 환경에 적합한 최신의 코덱 기술을 지원하며, 소프트웨어 제품이다. 둘째, 동영상을 MP4 플레이어로 재생이 가능하며, 사용자 채팅 및 커스터 마이징(customizing)이 가능한 양방향 인터넷 방송 시스템이다. 셋째, CMS(Contents Management System) 기능은 동영상 콘텐츠 및 강좌 관리 콘텐츠를 안드로이드 폰 및 아이폰을 통해 실시간으로 스트리밍 서비스가 가능하다.

• 한국통신학회논문지
• /
• 제34권10C호
• /
• pp.983-991
• /
• 2009

H.264 영상압축표준은 우수한 부호화 성능 때문에 현재 DMB와 IPTV 등에 다양한 응용에 활용되고 있으나, 높은 계산량으로 인하여 임베디드 환경에서의 실시간 부호화기로의 활용은 매우 제한적이다. 본 논문은 DSP 시스템이 제공하는 컴파일러 옵션 최적화, 인트린식과 어셈블코드 적용, 데이터 메모리 배치 최적화 과정을 H.264 부호화기 최적화의 입장에서, 비판적, 종합적으로 분석하고 반영한 결과를 소개한다. 특히, 대표적인 DSP인 TMS320DM64x를 사용하여 적용된 최적화 방식에 따른 연산이득을 구체적으로 제시하였으며, 그 결과 CIF급의 영상은 현재시장에 유통되는 DSP기반으로 실시간 구현이 가능함을 확인하였다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제8권1호
• /
• pp.75-81
• /
• 2008

This paper presents a top-down approach to implement an MPEG-2 audio encoder in VLSI. As the algorithm of an MPEG-2 audio encoder is heavy-weighted and heterogeneous(to be mixture of several strategies), the encoder design process is undertaken carefully from the algorithmic level to the architectural level. Firstly, the encoding algorithm is analyzed and divided into sub-algorithms, called tasks, and the tasks are partitioned in the way of reusing the same designs. Secondly, the partitioned tasks are scheduled and synthesized to make the most efficient use of time and space. In the end, a real-time 5 channel MPEG-2 audio encoder is designed which is a heterogeneous multiprocessor system; two hardwired logic blocks and one specialized DSP processor.

• Journal of information and communication convergence engineering
• /
• 제6권1호
• /
• pp.29-33
• /
• 2008

This paper presents the proposal and hardware design of JPEG baseline encoder. The JPEG encoder system consists of line buffer, 2-D DCT, quantization, entropy encoding, and packer. A fully pipelined scheme for JPEG encoder is adopted to speed-up an image compression. The proposed architecture was described in VHDL and synthesized in Xilinx ISE 7.1i and simulated by modelsim 6.1i. The results showed that the performance of the designed JPEG baseline encoder is higher than that demanded by real-time applications for $1024{\times}768$ image size. The designed JPEG encoder IP can be easily integrated into various application systems, such as scanner, PC camera, color FAX, and network camera, etc.

• 한국경영과학회지
• /
• 제24권3호
• /
• pp.63-72
• /
• 1999

Recent studies on the Constant Bit Rate and Variable Bit Rate transmissions have mainly focused on the frame by frame encoder rate control based on the quantization parameter. With the existing approaches it is difficult to guarantee a consistent video quality. Also, the rate control overhead is too high for the real-time video sources. In this paper, a channel rate allocation scheme based on the control period is proposed to transmit a real-time video, in which the control period is defined by a pre-specified number of frames or group of pictures. At each control period, video traffic information is collected to determine the channel rate at the next control period. The channel rate is allocated to satisfy various channel rate constraints such that the buffer occupancy at the decoder is maintained at a target level. If the allocated channel rate approaches the level at which the negotiated traffic descriptions may be violated, the encoder rate is decreased through adjusting quantization parameters in the MPEG encoder. In the experimental results, the video quality and the overflow and underflow probabilities at the buffer are compared at different control periods. Experiments show that the video quality and the utilization of network bandwidth resources can be optimized through the suitable selection of the control period.

• 한국항행학회논문지
• /
• 제28권3호
• /
• pp.315-322
• /
• 2024

본 논문에서는 정해진 시간 내에 프레임을 전송해야 하는 텔레메트리 시스템에 적용하기 위한 실시간 운영체제 기반의 PCM 엔코더를 제안한다. 대형 비행체의 경우 각 센서 및 주변장치로부터 많은 상태 정보들을 계측하므로 시스템의 복잡성이 높아지는 추세이다. 또한 계측 데이터가 많아지면서 정해진 시간 내에 프레임을 전송하기 위한 PCM 엔코더의 역할이 중요해지고 있다. 기존 일반적인 엔코더는 규격이 변경되거나, 추가 기능 구현 시 유연성이 떨어지므로 이를 보완하기 위한 설계가 필요하다. 이에 작은 임베디드 소프트웨어에 탑재가 가능한 실시간 운영체제인 uC/OS-II를 적용한 PCM 엔코더 설계를 제안한다. 또한, 타당성을 확인하기 위해 태스크의 실행시간을 측정하는 시뮬레이션을 수행하여 성능을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.271-274
• /
• 2014

본 논문에서는 UHD급 영상의 실시간 처리를 위한 고성능 HEVC(High Efficiency Video Coding) SAO(Sample Adaptive Offset) 부호화기의 효율적인 하드웨어 구조를 제안한다. SAO는 HEVC에서 새롭게 채택된 루프 내 필터 기술 중 하나이다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 메모리 접근 최소화 및 화소들의 처리를 간소화하기 위해 three-layered buffer를 사용한다. 또한 연산시간 및 연산량을 줄이기 위해서 4개의 화소들을 병렬적으로 에지 오프셋과 밴드 오프셋으로 분류하며, 화소들의 분류와 SAO 파라메터 적용을 2단계 파이프라인 구조로 구현하고, 하드웨어 면적을 줄이기 위해서 덧셈과 뺄셈, 쉬프트 연산, 그리고 재귀 비교기만을 사용한다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC $0.18{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 180k개의 게이트로 구현되었다. 또한, 110MHz의 동작주파수에서 4K UHD급 해상도인 $4096{\times}2160@30fps$의 실시간 처리가 가능하다.