• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제12권12호
• /
• pp.6161-6176
• /
• 2018

Pseudorandom numbers are useful in cryptographic operations for using as nonce, initial vector, secret key, etc. Security of the cryptosystem relies on the secret key parameters, so a good pseudorandom number is needed. In this paper, we have proposed a new approach for generation of pseudorandom number. This method uses the three dimensional combinational puzzle Rubik Cube for generation of random numbers. The number of possible combinations of the cube approximates to 43 quintillion. The large possible combination of the cube increases the complexity of brute force attack on the generator. The generator uses cryptographic hash function. Chaotic map is being employed for increasing random behavior. The pseudorandom sequence generated can be used for cryptographic applications. The generated sequences are tested for randomness using NIST Statistical Test Suite and other testing methods. The result of the tests and analysis proves that the generated sequences are random.

• Journal of the Korean Society for Industrial and Applied Mathematics
• /
• 제12권2호
• /
• pp.109-118
• /
• 2008

We present a new version of the first return time test for pseudorandomness. Let $R_n$ be the first return time of initial n-block with overlapping. An algorithm to calculate the probability distribution of the first return time $R_n$ for each starting block is presented and used to test pseudorandom number generators. The standard Z-test for log $R_n$ is applied to test the pseudorandom number generators.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.95-101
• /
• 2009

난수 생성 함수는 소프트웨어를 사용한 시뮬레이션 테스트나 통신 프로토콜 검증 등 수많은 어플리케이션에 사용되어진다. 이런 상황에서 난수의 randomness는 사용 어플리케이션에 따라서 다르게 필요할 수 있다. 반드시 randomness가 보장된 랜덤 함수를 통한 고품질의 난수를 생성해야 할 때가 있고, 단지 난수와 비슷한 형태를 가진, randomness가 보장되지 않은 난수가 필요할 때도 있다. 본 논문에서는 고속으로 동작하는 임베디드 시스템을 위한 듀얼 모드로 동작하는 하드웨어 난수 생성기를 제안하였다. 모드 1 에서는 높은 randomness를 가지는 난수를 6사이클마다 한 번씩 생성하게 되며, 모드 2 에서는 낮은 randomness를 가지는 난수를 매 사이클마다 생성할 수 있다. 테스트를 위해, ASIP(Application Specific Instruction set Processor)를 설계하였으며, 각 모드에 맞는 명령어 세트를 설계하였다. ASIP은 LISA언어를 사용하여, 5 stage MIPS architecture를 기반으로 설계되었고, CoWare 사의 Processor Generator를 통해서 HDL코드를 생성하였으며, HDL 모델은 동부 0.18um 공정으로 Synopsys사의 Design Compiler를 통해서 합성되었다. 설계되어진 ASIP으로 난수를 생성한 결과, 하드웨어 모듈을 추가하기 전에 비해 2.0%의 면적 증가 및 239%의 성능 향상을 보였다.

• 한국산학기술학회논문지
• /
• 제19권2호
• /
• pp.676-682
• /
• 2018

WSN을 포함하는 IoT 세상이 발전할수록, IoT를 적용하는 주위환경에 따라 정보를 센싱하는 센서 시스템의 수가 매우 가변적이다. 이러한 복잡한 환경에서 각각의 센서 시스템들에 대한 보안을 수행하기 위하여 보안모듈들도 가변적으로 증감을 수행해야 한다. 이러한 문제점은 시스템 효율성과 해킹/크래킹을 고려하였을 경우, 하드웨어/소프트웨어적인 구현을 어렵게 한다. 그러므로 본 논문은 이러한 문제점을 해결하기 위하여 센싱 노드들의 수와 상관없이 일정한 주기를 가지는 의사난수를 발생시키며 이상현상을 탐지할 수 있는 기능을 가진 고정 길이 탭을 가진 의사 난수 발생기(FLT: Pseudo-random Number Generator with Fixed Length Tap unrelated to the variable sensing nodes) 구조를 제안하였다. 제안된 FLT-LFSR 구조는 IoT 환경에서 하드웨어/소프트웨어 구현에 대하여 보안레벨 및 전체 데이터 포맷팅을 일정하게 유지시킬 수 있도록 하였다. 그러므로 제안된 FLT-LFSR 구조는 센서 시스템 구현의 용이성 및 센싱 노드들의 수와 상관없이 네트워크의 확장성을 강조할 수 있도록 하였다.

• ETRI Journal
• /
• 제35권3호
• /
• pp.448-458
• /
• 2013

This paper presents a generalized post-processing technique for enhancing the pseudorandomness of digital chaotic oscillators through a nonlinear XOR-based operation with rotation and feedback. The technique allows full utilization of the chaotic output as pseudorandom number generators and improves throughput without a significant area penalty. Digital design of a third-order chaotic system with maximum function nonlinearity is presented with verified chaotic dynamics. The proposed post-processing technique eliminates statistical degradation in all output bits, thus maximizing throughput compared to other processing techniques. Furthermore, the technique is applied to several fully digital chaotic oscillators with performance surpassing previously reported systems in the literature. The enhancement in the randomness is further examined in a simple image encryption application resulting in a better security performance. The system is verified through experiment on a Xilinx Virtex 4 FPGA with throughput up to 15.44 Gbit/s and logic utilization less than 0.84% for 32-bit implementations.

• 한국전자통신학회논문지
• /
• 제14권5호
• /
• pp.1001-1008
• /
• 2019

고품질 의사랜덤수열 생성은 암호화 프로토콜을 포함한 많은 암호화 응용 프로그램에서 매우 중요한 부분이다. 그러므로 의사랜덤수열 생성기(Pseudo Random Number Generator, 이하 PRNG)는 암호시스템에서 키수열 생성하는데 꼭 필요한 요소이다. PRNG는 고품질의 랜덤한 큰 데이터 스트림을 효과적으로 생성해야 한다. CA 기반의 PRNG는 LFSR기반의 PRNG에 의해 출력되는 난수열보다 랜덤성이 우수하다는 사실은 이미 잘 알려져 있다. 본 논문에서는 비밀키 암호시스템에서 보다 안전한 비트스트림을 생성하고 키 공간을 확장할 수 있는 PRNG를 설계하기 위해 최대길이를 갖는 90/150 셀룰라 오토마타(Cellular Automata, CA)로부터 유도된 여원 CA가 최대길이 CA임을 보인다. 또한 90/150 최대길이 CA(MLCA)와 여원벡터로부터 유도된 여원 MLCA의 각 셀에서 출력되는 수열 중 비선형 수열을 출력하는 셀의 위치를 분석한다.

• 한국전자통신학회논문지
• /
• 제5권4호
• /
• pp.418-424
• /
• 2010

최대 주기를 갖는 의사 난수열을 생성하기 위하여 다양한 방법들이 시도되어왔다. Sabater 등은 shrinking 생성기(Shrinking Generator, 이하 SG)에 의해 생성되는 shrunken 수열을 셀룰라 오토마타(Cellular Automata, 이하 CA)를 이용하여 분석하였다. 본 논문에서는 기존의 SG를 변형한 LFSR(Linear Feedback Shift Register)을 제어 레지스터로 사용하고 CA를 생성 레지스터로 사용하는 새로운 shrinking 생성기(LFSR and CA based Shrinking Generator, 이하 LCSG)를 제안한다. 제안된 LCSG에 의하여 생성된 shrunken 수열은 기존의 shrunken 수열보다 더욱 긴 주기를 가지고 선형복잡도가 크다. 그리고 이 LCSG를 이용하여 생성된 수열을 분석한다.

• 한국전자통신학회논문지
• /
• 제15권2호
• /
• pp.319-326
• /
• 2020

PRNG(Pseudorandom number generator)는 안전한 온라인 통신을 위한 암호화 키 생성에 있어서 필수적이다. PRNG에 의해 생성되는 비트 스트림은 대칭키 암호 시스템에서 빅 데이터를 효과적으로 암호화할 수 있도록 고속으로 생성되어야 하며 또한 여러 통계적 테스트를 통과할 수준의 랜덤성을 확보해야 한다. CA(Cellular Automata) 기반의 PRNG는 하드웨어로 구현이 용이하고, LFSR기반의 PRNG보다 렌덤성이 우수하다고 알려져 있다. 본 논문에서는 대칭키 암호시스템에서 효과적인 키 수열을 생성할 수 있는 PMLCA(Programmable Maximum Length CA)기반의 PRNG를 설계한다. 제안하는 PRNG는 비선형 제어 방식을 통해 비트 스트림을 생성한다. 먼저 주기가 긴 선형 수열을 생성하는 단일 여원벡터를 갖는 (m,n)-셀 PMLCA ℙ 기반의 PRNG를 설계하고 주기와 생성다항식을 분석한다. 또한 ℙ와 주기가 같으면서 비선형 수열을 생성하는 두 개의 여원벡터를 갖는 (m,n)-셀 PC-MLCA기반의 PRNG를 설계하고 비선형 수열이 출력되는 위치를 분석한다.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.311-317
• /
• 2011

최근 유비쿼터스 환경에서 바코드 대신 RFID가 대치되었지만, RFID 는 무선 주파수를 사용하기 때문에 프라이버시와 보안성에 많은 문제점을 가지고 있다. 첫째는 비인가 리드가 임의 RFID 태그의 ID 정보를 쉽게 읽어 들일 수 있고, 둘째는 공격자가 수집한 태그 ID 정보를 이용하여 합법적인 리더에게 인가된 태그인 것처럼 쉽게 속일 수 있다. 본 논문에서는 SSG 기반 개선된 RFID 인증 프로토콜을 제안하였다. SSG 알고리즘은 LFSR 과 선택로직만으로 구성되어 있다. 따라서 RFID 태그와 같은 극히 제한적인 자원을 갖는 시스템에서 하드웨어 구현이 가능하며, 출력 비트 스트림은 의사난수로 사용함으로써 다양한 공격에 안전하다. 제안한 프로토콜은 SSG를 기반으로 하기 때문에 안전하고 효율적이다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제1권2호
• /
• pp.95-105
• /
• 2012

The widespread implementation of RFID in ubiquitous computing is constrained considerably by privacy and security unreliability of the wireless communication channel. This failure to satisfy the basic, security needs of the technology has a direct impact of the limited computational capability of the tags, which are essential for the implementation of RFID. Because the universal application of RFID means the use of low cost tags, their security is limited to lightweight cryptographic primitives. Therefore, EPCGen2, which is a class of low cost tags, has the enabling properties to support their communication protocols. This means that satisfying the security needs of EPCGen2 could ensure low cost security because EPCGen2 is a class of low cost, passive tags. In that way, a solution to the hindrance of low cost tags lies in the security of EPCGen2. To this effect, many lightweight authentication protocols have been proposed to improve the privacy and security of communication protocols suitable for low cost tags. Although many EPCgen2 compliant protocols have been proposed to ensure the security of low cost tags, the optimum security has not been guaranteed because many protocols are prone to well-known attacks or fall short of acceptable computational load. This paper proposes a remedy protocol to the flyweight RFID authentication protocol proposed by Burmester and Munilla against a desynchronization attack. Based on shared pseudorandom number generator, this protocol provides mutual authentication, anonymity, session unlinkability and forward security in addition to security against a desynchronization attack. The desirable features of this protocol are efficiency and security.