• 전기학회논문지
• /
• 제57권4호
• /
• pp.653-659
• /
• 2008

This paper describes the design of high power transistor packages using high power chip transistor dies, chip capacitors and a new wire bonding technique. Input impedance variation and output power performances according to wire inductance and resistance for internal matching are also discussed. A multi crossing type(MCT) wire bonding technique is proposed to replace the conventional stepping stone type(SST) wire bonding technique, and eventually to improve the output power performances of high power transistor packages. Using the proposed MCT wire bonding technique, it is possible to design high power transistor packages with highly improved output power compared to SST even the package size is kept to be the same.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.302-317
• /
• 2017

This paper proposes a new full adder design based on pass-transistor logic that offers ultra-low power dissipation and superior variability together with low transistor count. The pass-transistor logic allows device count reduction through direct logic realization, and thus leads to reduction in the node capacitances as well as short-circuit currents due to the absence of supply rails. Optimum transistor sizing alleviates the adverse effects of process variations on performance metrics. The design is subjected to a comparative analysis against existing designs based on Monte Carlo simulations in a SPICE environment, using the 22-nm CMOS Predictive Technology Model (PTM). The proposed ULP adder offers 38% improvement in power in comparison to the best performing conventional designs. The trade-off in delay to achieve this power saving is estimated through the power-delay product (PDP), which is found to be competitive to conventional values. It also offers upto 79% improvement in variability in comparison to conventional designs, and provides suitable scalability in supply voltage to meet future demands of energy-efficiency in portable applications.

• 정보처리학회논문지A
• /
• 제15A권2호
• /
• pp.69-74
• /
• 2008

본 논문은 MOS 전류모드 논리회로 (MOS current-mode logic circuit)의 누설전류를 감소시키기 위해 슬립 트랜지스터 (sleep-transistor) 트랜지스터를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하는 새로운 구조를 제안하였다. 슬립 트랜지스터는 누설전류를 최소화하기 위해 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 사용하였다. $16\;{\times}\;16$ 비트 병렬 곱셈기를 제안한 구조에 적용하여 제안한 구조의 타당성을 입증하였다. 이 회로는 기존 MOS 전류모드 논리회로 구조에 비해 대기전력소모가 1/50으로 감소하였다. 이 회로는 삼성 $0.35\;{\mu}m$ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 이용하여 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 정기총회 및 창립40주년기념 학술대회 학회본부
• /
• pp.539-542
• /
• 1987

This paper presents driving circuits technology to enable high speed drive of MOSFET, IGBT(Insulated Gate Bipolar Transistor) and SIT(Static Induction Transistor). In addition to, it demonstrates application circuits(high frequency resonant type inverters, ultrasonic power supply etc.) using the, developing drive circuits.

• 전기전자학회논문지
• /
• 제12권4호
• /
• pp.211-216
• /
• 2008

이 논문은 MOS 전류모드 논리 (MOS current-mode logic circuit, MCML) 회로를 이용하여 저 전력 특성을 갖는 8${\times}$8 비트 병렬 곱셈기를 설계하였다. 설계한 곱셈기는 회로가 동작 하지 않을 때의 정적 전류의 소모를 최소화하기 위하여 슬립 트랜지스터 (sleep-transistor)를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하였다. 설계한 곱셈기는 기존 MOS 전류모드 논리회로에 비해 대기전력소모가 1/50으로 감소하였다. 또한, 이 회로는 기존 MOS 전류모드 논리회로에 비해 전력소모에서 10.5% 감소하였으며, 전력소모와 지연시간의 곱에서 11.6%의 성능 향상이 있었다. 이 회로는 삼성 0.35${\mu}m$ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.59-66
• /
• 2015

본 논문에서는 4bit SAR-ADC(Successive Approximation ADC) 기반의 LDO(Low Drop-Out Regulator)와 파워 트랜지스터의 사이즈 선택을 통하여 DC-DC 벅 컨버터의 효율을 개선하는 방법을 제안한다. 제안하는 회로는 부하 전류에 따라서 파워 트랜지스터 사이즈를 선택하여 DC-DC 벅 컨버터의 효율을 개선한다. 이를 위해, 우리는 스위칭 손실과 전도 손실이 교차하는 지점을 파워 트랜지스터의 적절한 사이즈로 선택하였다. 또한, standby mode 또는 sleep mode로 동작 시에는 효율을 개선하기 위해 LDO로 동작하도록 하였다. 제안하는 회로는 4bit로 파워 트랜지스터 사이즈(X1, X2, X4, X8)를 선택하였고, 저부하에서 단일 사이즈를 이용한 기존의 방식보다 최대 25%의 효율 개선을 얻을 수 있었다. 입력 전압은 5V, 출력 전압은 3.3V, 최대 부하 전류는 500mA이다.

• 전기학회논문지
• /
• 제58권7호
• /
• pp.1363-1374
• /
• 2009

This paper reviews the characteristics and technical trends in Power MOSFET technology that are leading to improvements in power loss for power electronic system. The silicon bipolar power transistor has been displaced by silicon power MOSFET's in low and high voltage system. The power electronic technology requires the marriage of power device technology with MOS-gated device and bipolar analog circuits. The technology challenges involved in combining power handling capability with finger gate, trench array, super junction structure, and SiC transistor are described, together with examples of solutions for telecommunications, motor control, and switch mode power supplies.

• 정보처리학회논문지A
• /
• 제17A권3호
• /
• pp.121-126
• /
• 2010

본 논문에서는 저 전압 스윙 기술을 적용하여 저 전력 회로를 구현하고, 슬립 트랜지스터 (sleep-transistor)를 이용하여 누설전류를 최소화하는 새로운 저 전력 MOS 전류모드 논리회로 (MOS current-mode logic circuit)를 제안하였다. 제안한 회로는 저 전압 스윙 기술을 적용하여 저 전력 특성을 갖도록 설계하였고 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 슬립 트랜지스터로 사용하여 누설전류를 최소화하였다. 제안한 회로는 $16\;{\times}\;16$ 비트 병렬 곱셈기에 적용하여 타당성을 입증하였다. 이 회로는 슬립모드에서 기존 MOS 전류 모드 논리회로 구조에 비해 대기전력소모가 1/104로 감소하였으며, 정상 동작모드에서 11.7 %의 전력소모 감소효과가 있었으며 전력소모와 지연시간의 곱에서 15.1 %의 성능향상이 있었다. 이 회로는 삼성 $0.18\;{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 전력전자학회논문지
• /
• 제12권1호
• /
• pp.50-55
• /
• 2007

본 논문에서는 Two transistor forward(TTF) DC-DC 컨버터의 회로방식에 대한 전력변환 효율특성을 빠르고 효과적인 분석 방법에 대해 보고한 것이다. TTF 컨버터의 회로 구성 소자 중에서 내부 기생저항만을 고려한 등가회로를 유도하고 이상적인 동작 파형을 이용하여 전류의 실효값과 전도손실을 유도하였다. 해석을 간단하게 하기위해서 정상상태 결과로부터 코어 손실은 무시하였으며, 다이오드의 손실과 전도손실 만을 고려하였다. 해석결과의 타당성을 검토하기 위해서 시험용 TTF 컨버터를 구성하여 검증하였다. 입력전압 390V, 출력전압 12V, 최대전력 480W의 조건에서 실험결과와 해석결과와 비교적 잘 일치한다는 것을 본 논문에서 확인 하였다.

• 마이크로전자및패키징학회지
• /
• 제30권2호
• /
• pp.43-51
• /
• 2023

본 논문에서는 전기차 전력변환 시스템의 근간이 되는 전력반도체 소자의 발전 방향과 차세대 전력반도체 소자인 wide bandgap (WBG)의 특징에 관해 소개하고자 한다. 현재까지의 주류인 Si insulated gate bipolar transistor (IGBT)의 특징에 관해 소개하고, 제조사 별 Si IGBT 개발 방향에 대해 다루었다. 또한 대표적인 WBG 전력반도체 소자인 SiC metal-oxide-semiconductor field-effect transistor (MOSFET)이 가지는 특징을 고찰하여 종래의 Si IGBT 소자 대비 SiC MOSFET이 가지는 효용 및 필요성에 대해 서술하였다. 또한 현 시점에서의 GaN 전력반도체 소자가 가지는 한계 및 그로 인해 전기자동차용 전력변환모듈 용으로 사용하기에 이슈인 점을 서술하였다.