• 한국전통조경학회지
• /
• 제30권3호
• /
• pp.87-96
• /
• 2012

본 연구는 경남 거창군 가조면에 위치한 모현정과 수포대를 통해 장소애착과 장소착근의 문화현상이 어떠한 방법으로 구현되고 있는지를 실증적으로 확인하고자 하였다. 모현정과 수포대가 입지한 지명 '대학동(大學洞)'에서는 동방오현인 한훤당(寒暄堂) 김굉필(金宏弼)과 일두 정여창(鄭汝昌)의 도학(道學) 강론 터의 의미가 부여되어 있으며, 모현정을 품은 오도산(吾道山 1,134m) 또한 상기 선현이 베푸는 학문의 영향으로 산 이름조차 유교의 도(道)를 지칭한 '오도(吾道) 산(山)'으로 전환된 것에서 성리학적 발상이 깊이 내재되어 있음을 발견하게 된다. "현인을 사모하고 그리워"한다는 '모현(慕賢)'의 정명(亭名)에는 영남사림의 성리학적 조종(祖宗)이자 동방오현인 훤두 양선생(兩先生)과 선조 평촌(坪村) 최숙량(崔淑梁)을 숭모하고 추념하기 위한 장소애착의 정서가 수렴되어 있다. 더불어 오도재와 평촌을 추모하기 위한 기적비(紀蹟碑)와 한훤당을 상징하는 감나무의 식재 그리고 모현정 전면에 솟은 지동암은 실천을 통해 도학의 정신을 드러내고자 한 상기 3인의 일치된 의지를 상징하는 기념비적 표상으로, 후손 및 사림에 의한 장소애착의 반복적 표현이라는 점에 동의하게 된다. 다년간 강학(講學)하며 성리학을 향토 선비들에게 전하고, 자연을 노래한 명소 수포대 반석에 새긴 '훤두양선생장구지소'와 '평촌최공강학지소(坪村崔公講學地所)'라는 각자의 의미에서 집단 기억 속에 재생 전승되어 온 고유한 장소의미를 확인하게 된다. 이와 함께 모현정에 게판된 시문과 중수기 및 상량문의 장소언어 대부분이 모현정과 수포대에 대한 연원과 역사성을 환기시키는 내용으로 채워져 있음에서 '강학과 교유의 장'이자 장수지소(藏修之所)로서 각인된 공간 의미와 선현 숭모의 정신을 엿볼 수 있다. 이러한 장소전승은 장소에 대한 긍정적 감정 결속의 결과이며, 장소 정착과정을 통해 생긴 자연발생적 장소착근의 결과로 이루어진 산물이 모현정과 수포대라 할 수 있다. 이와 같은 결과를 종합할 때, 모현정과 수포대는 선현의 발자취를 추념하고 알리기 위한 장소애착의 공간이며, 모현정과 수포대 바위각자는 이곳에 누적된 장소의미를 함축적으로 보여주는 장소착근의 대표적 사례라 할만하다. 장소애착과 장소착근의 과정을 되짚어보는 것은 전통적 기념 공간 및 추모공원의 원형적 모습을 유추하는데 유효할 뿐만 아니라 현대적 의미의 장소 재현을 위해서도 매우 시사적이라 판단된다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제11권12호
• /
• pp.419-428
• /
• 2022

플래시 메모리는 in-place 수정이 불가능한 특성을 가지기 때문에 out-of-place 방식으로 쓰기 작업을 수행한다. 덮어쓰기가 발생한 오래된 페이지는 유효하지 않은 페이지로 전환된다. 유효하지 않은 페이지들은 높은 오버헤드를 가진 가비지 컬렉션 과정을 유발한다. 가비지 컬렉션은 많은 읽기, 쓰기 작업을 유발하기 때문에 플래시 메모리의 주요 성능 이슈 중 하나이다. 2R에서는 OLTP(On-Line Transaction Process) 워크로드의 I/O 특성을 가비지 컬렉션 알고리즘에 적용하여 WAF(Write Amplification Factor)를 개선하였다. 본 논문에서는 접근 간격이 긴 페이지들을 추가로 분리하는 2R++를 통해 2R에서 발생하는 지역 오염 문제를 해결했다. 2R++는 블록 당 추가 bit를 도입해 second chance mechanism 기반으로 warm 페이지를 분리해서 warm 페이지가 cold 페이지로 오인 식별되는 것을 방지한다. TPC-C와 Linkbench에 대해 알고리즘 별 성능 비교 실험을 진행하였고, 그 결과 2R++의 WAF는 2R대비 각각 57.8%, 13.8%의 개선을 이루어냈음을 확인했다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제13권3호
• /
• pp.104-108
• /
• 2021

In order to improve performance in IoT, edge computing system, a memory is usually configured in a hierarchical structure. Based on the distance from CPU, the access speed slows down in the order of registers, cache memory, main memory, and storage. Similar to the change in performance, energy consumption also increases as the distance from the CPU increases. Therefore, it is important to develop a technique that places frequently used data to the upper memory as much as possible to improve performance and energy consumption. However, the technique should solve the problem of cache performance degradation caused by lack of spatial locality that occurs when the data access stride is large. This study proposes a technique to selectively place data with large data access stride to a software-controlled cache. By using the proposed technique, data spatial locality can be improved by reducing the data access interval, and consequently, the cache performance can be improved.

• Animal cells and systems
• /
• 제14권1호
• /
• pp.11-15
• /
• 2010

Long-term working memory (LTWM) is a subdivision concept of working memory and indicates the enhancement of performance in a working memory task. LTWM has been shown in humans who have been engaged in a specific task requiring working memory over a long time. However, there is very little understanding of the exact mechanism of LTWM because of limitations of experimental methods in human studies. We have modified the standard T-maze task, which is used to test working memory in mice, to demonstrate LTWM in an animal model. We observed an enhancement of performance by repeated experience with the same working memory load in mice, which can be regarded as an LTWM. This effect seems to depend on the condition wherein a delay was given. This task may be a good experimental protocol to assess LTWM in animal studies.

• 한국정보과학회논문지:데이타베이스
• /
• 제36권5호
• /
• pp.374-385
• /
• 2009

플래시 메모리는 비휘발성이면서도 작고 가벼우며, 전력 소모가 적고 충격에 강하다는 장점 등으로 인해 휴대 기기를 포함한 다양한 기기의 저장매체로 사용되고 있다. 그러나 플래시 메모리는 하드디스크와는 달리 제자리 갱신이 불가능하고, 읽기 연산에 비해 쓰기 및 지우기 연산이 매우 느리기 때문에, 기존의 하드 디스크를 기반으로 설계된 데이터베이스 시스템은 플래시 메모리 상에서 최적의 성능을 내기 어렵다. 플래시 메모리 상에서 데이터베이스의 성능을 극대화하기 위해, 어떤 데이터에 변경이 발생하면 원래 위치의 데이터를 덮어쓰는 대신, 해당 데이터의 변경 사항에 대한 로그만을 다른 위치에 기록하는 방식들이 제안되었다. 본 논문에서는 플래시 메모리 기반의 데이터베이스 시스템을 위한 효율적인 로깅 방법을 제안한다. 제안하는 방법은 기존 방법들과 달리, 로그만을 저장하는 로그 블록들을 별도로 두고 데이터의 변경에 따라 발생하는 로그를 로그 블록들에 고르게 분포시킨다. 이를 통해 제안하는 방법은 페이지 쓰기 및 블록 지우기 연산의 횟수를 크게 감소시킬 수 있다. 합성 데이터와 TPC-C 벤치마크 데이터를 사용한 실험을 통해, 제안하는 방법은 기존의 방법에 비해 좋은 성능을 나타냄을 보였다.

• 대한지리학회지
• /
• 제44권3호
• /
• pp.301-322
• /
• 2009

본 논문은 국지적 이동성의 도시 기계 공간인 지하철 공간의 기호적 재현을 공간, 시간, 장소의 의미에서 탐구한다. 제2절은 기존 연구에서 제시된 이동성의 도시 공간의 전반적 특징을 '기계 공간', '(비-)장소', '인지 지도'의 개념을 중심으로 검토한다. 제3절은 대구 지하철 공간에 대한 '공간적' 및 '시간적' 재현의 기호들을 해석하고, 그 기호적 재현의 의미를 제시한다. 이를 통해 지하철 공간에 상호 조화적으로 혹은 모순적으로 공존하는 기호 경관들이 그 공간을 다중적, 복합적인 기술-사회 공간으로 생산한다는 것을 밝힌다. 지하철 공간의 공간적-시간적 재현은 한편으로는 '(비-)장소', 다른 한편으로는 '장소'의 공간을 형성하며 또한 한편으로는 '기억', 다른 한편으로는 '망각'의 공간화를 수반한다. 지하철 공간은 사람들이 이동하는 '이동성' 의 공간만이 아니라 기계 및 도시 공간을 바라는 방식에 영향을 주는 '정체성'의 공간으로 생각되어야 한다.

• 한국컴퓨터정보학회논문지
• /
• 제20권11호
• /
• pp.1-8
• /
• 2015

Flash memory has advantages in that it is fast access speed, low-power, and low-price. Therefore, they are widely used in electronics industry sectors. However, the flash memory has weak points, which are the limited number of erase operations and non-in-place update problem. To overcome the limited number of erase operations, many wear leveling techniques are studied. They use many tables storing information such as erase count of blocks, hot and cold block indicators, reference count of pages, and so on. These tables occupy some space of main memory for the wear leveling techniques. Accordingly, they are not appropriate for low-power devices limited main memory. In order to resolve it, a wear leveling technique using bit array and Bit Set Threshold (BST) for flash memory. The proposing technique reduces the used space of main memory using a bit array table, which saves the history of block erase operations. To enhance accuracy of cold block information, we use BST, which is calculated by using the number of invalid pages of the blocks in a one-to-many mode, where one bit is related to many blocks. The performance results illustrate that the proposed wear leveling technique improve life time of flash memory to about 6%, compared with previous wear leveling techniques using a bit array table in our experiment.

• E2M - 전기 전자와 첨단 소재
• /
• 제13권12호
• /
• pp.6-9
• /
• 2000

Over the years of decades, the memory technology has progressed a long, marble way. As we have evidenced from the Intel's 1Kb DRAM in 1970 to the Gigabit era of 2000's, the road further ahead towards the Terabit era will be unfolded. The technology once perceived inconceivable is in realization today, and similarly roadblocks as we know of today mayvecome trivial issues for tomorrow. For the inquiring mind, the question is how the "puzzle"of tomorrow's memory technology is pieced-in today. The process will take place both in evolutionary and revolutionary ways. Among these, note-worthy are the changes in DRAM architecture and the cell process technology. In this paper, some technical approaches will be discussed to bring these aspects into a general overview and a per-spective with possibilities for the new memory technology will be presented.presented.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 하계학술대회 논문집
• /
• pp.17-20
• /
• 2000

Over the years of decades, the memory technology has progressed a long, marble way. As we have evidenced from the Intel’s 1Kb DRAM in 1970 to the Gigabit era of 2000’s, the road further ahead towards the Terabit era will be unfolded. The technology once perceived inconceivable is in realization today, and similarly roadblocks as we know of today may become trivial issues for tomorrow. For the inquiring mind, the question is how the “puzzle” of tomorrow’s memory technology is pieced-in today. The process will take place both in evolutionary and revolutionary ways. Among these, note-worthy are the changes in DRAM architecture and the cell process technology. In this paper, some technical approaches will be discussed to bring these aspects into a general overview and a perspective with possibilities for the new memory technology will be presented.

• 정보처리학회논문지D
• /
• 제13D권3호
• /
• pp.377-382
• /
• 2006

플래시 메모리의 활용성이 높은 특성으로 인해 모바일 기기와 유비쿼터스 관련 기기에 대한 적용이 확장되고 있다. 하지만, 이러한 경향은 플래시 메모리의 물리적 특성으로 인해 제한 받을 수 있다. 이 논문에서는 플래시 메모리 공간의 재활용을 위한 방법론을 제안하다. 이 방법론은 메모리 재활용에 필요한 비용과 재활용 성능을 동시에 최적화하는 것을 목표로 한다. 제안하는 방법론은 특정시간에 재사용되는 메모리 세그먼트를 선택할 때 대상이 되는 메모리 공간을 다수의 하부 공간으로 분할하여 탐색 비용을 최적화한다. 아울러, 자유 세그먼트의 선택이라는 측면에서 전체 메모리 공간의 균등한 소거를 위한 방법론 또한 논의한다. 제안된 방법론들은 기존의 방법론과 함께 실험을 통해 검증하였으며, 방법론의 수행을 위한 최적화된 시스템 구성을 실험을 통하여 밝혔다.