• International journal of advanced smart convergence
• /
• 제10권1호
• /
• pp.12-23
• /
• 2021

This paper proposes a low power radio frequency receiver front-end where, in a single stage, single-balanced mixer and voltage-controlled oscillator are stacked on top of low noise amplifier and re-use the dc current to reduce the power consumption. In the proposed topology, the voltage-controlled oscillator itself plays the dual role of oscillator and mixer by exploiting a series inductor-capacitor network. Using a 65 nm complementary metal oxide semiconductor technology, the proposed radio frequency front-end is designed and simulated. Oscillating at around 2.4 GHz frequency band, the voltage-controlled oscillator of the proposed radio frequency front-end achieves the phase noise of -72 dBc/Hz, -93 dBc/Hz, and -113 dBc/Hz at 10KHz, 100KHz, and 1 MHz offset frequency, respectively. The simulated voltage conversion gain is about 25 dB. The double-side band noise figure is -14.2 dB, -8.8 dB, and -7.3 dB at 100 KHz, 1 MHz and 10 MHz offset. The radio frequency front-end consumes only 96 ㎼ dc power from a 1-V supply.

• 한국항행학회논문지
• /
• 제15권1호
• /
• pp.97-103
• /
• 2011

본 논문은 비선형 위상 특성을 갖고 있는 CRLH 전송선로를 이용하여 이중대역 평형 믹서를 제안한 것이다. 이 메타 재질 구조의 믹서는 이중대역에서 낮은 LO 누설 전력과 높은 RF-LO 고립도를 갖고 있어, LO와 RF 경로에 추가적인 여파기가 필요하지 않는다. 이 평형 믹서는 이중대역에서 동작하는 발룬과 윌킨슨 분배기를 이용하여 구현하였으며, 이중대역 특성은 CRLH 전송선로의 비선형 위상 특성을 이용하였다. 제안한 메타 재질을 이용한 평형 믹서는 실험을 결과를 통해서 증명하였으며, 870 MHz와 1660 MHz의 주파수에서 동작하도록 제작하여, 870 MHz에서 15.2 dB, 1660 MHz에서 21.2 dB의 변환 손실을 얻었다.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.

• International Journal of Internet, Broadcasting and Communication
• /
• 제15권3호
• /
• pp.122-128
• /
• 2023

This paper proposes two kinds of single-balanced direct conversion quadrature receivers using selfoscillating LMVs in which the voltage-controlled oscillator (VCO) itself operates as a mixer while generating an oscillation. The two LMVs are complementary coupled and series coupled to generate the quadrature oscillating signals, respectively. Using a 65 nm CMOS technology, the proposed quadrature receivers are designed and simulated. Oscillating at around 2.4 GHz frequency, the complementary coupled quadrature receiver achieves the phase noise of -28 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The other series coupled receiver achieves the phase noise of -31 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The simulated voltage conversion gain of the two single-balanced receivers is 37 dB and 45 dB, respectively. The double-sideband noise figure of the two receivers is 5.3 dB at 1 MHz offset. The quadrature receivers consume about 440 μW dc power from a 1.0-V supply.

• 대한기계학회논문집B
• /
• 제29권12호
• /
• pp.1307-1312
• /
• 2005

Turbulent in-situ mixing process is a new material process technology to get dispersed phase in nanometer size by controlling reaction of liquid/liquid, liquid/solid and liquid/gas, flow and solidification speed simultaneously. In this study mixing, the key technology to this synthesis method will be studied by computational fluid dynamics. For the simulation of mixing of liquid metal, static mixers will be investigated. Two inlets for different liquid metal meet and merge like 'Y' shape tube. The tube has various shapes such as straight and curved. Also, the radius of curve will be varied. The performance of mixer will be evaluated with quantitative analysis with coefficient of variance of mass fraction. Also, detailed plots of intersection will be presented to understand effect of mixer shape on mixing.

• 공업화학
• /
• 제16권2호
• /
• pp.275-281
• /
• 2005

본 연구에서는 격자 볼츠만 방법 중 Scalar Passive 코드를 사용하여 미소채널 내에서의 수동형 믹서의 혼합에 대하여 계산을 수행하였다. 미소채널 내에서의 수동형 믹서의 혼합에 대하여 유선과 압력분포를 통해 혼합과 압력 강하를 물리적으로 규명하였으며, 혼합에 영향을 주는 인자에 대해서 알아보았다. 수동형 믹서의 경우 고정물의 간격보다는 고정물의 개수와 고정물의 크기가 혼합효율과 압력강하에 큰 영향을 주었다.

• 한국전자파학회논문지
• /
• 제16권7호
• /
• pp.681-689
• /
• 2005

본 논문에서는 IEEE 802.15.3a의 초광대역(Ultra Wideband: UWB) 시스템용 직접 변환 혼합기를 설계 및 제작하였다. 직접 변환 방식을 사용하는 UWB 혼합기는 dc offset, 2차 고조파 왜곡 등을 발생시키는데, 이 문제를 해결하기 위해 역병렬 다이오드 쌍을 이용하였다. 본 논문에서는 $3.1\~4.8$ GHz 동위상 전력분배기와 $1.5\~2.4$ GHz 광대역 $45^{\circ}$ 위상 분배기 설계를 위하여 결합선로를 이용한 새로운 월킨슨 분배기를 제안하였다. 역병렬 다이오드 구조와 광대역 소자를 이용한 혼합기의 제작 결과는 주파수 변환 손실이 약 18 dB, input third order intercept point($IIP_3$)는 약 15 dBm, 그리고 1-dB gain compression point($P_{1dB}$)는 2 dBm으로 측정되었다. I/Q 출력 양단 간의 전력오차는 0.5 dB, 그리고 위상오차는 ${\times}3^{\circ}$를 지닌 초광대역 쿼드러쳐 혼합기로 동작하였다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.100-105
• /
• 2010

본 논문에서는 Zero-Crossing 복조기에 적합한 88MHz에서 108MHz 대역 FM 라디오 수신기를 $0.5{\mu}m$ CMOS 공정을 이용하여 설계 및 제작하였다. 본 수신기는 Low-IF 구조를 기초로 설계되었으며, Low-Noise Amplifier (LNA), Down-Conversion Mixer, Phase locked loop (PLL), Low-pass filter (LPF), 비교기를 포함하는 RF/Analog 집적회로로 개발되었다. 측정결과 LNA와 Mixer를 포함하는 RF Block은 23.2dB의 변환 이득과 입력 PldB는 -14dBm였고 전체 잡음지수는 15 dB로 나타났다. IF단 LPF와 비교기를 포함하는 Analog Block은 89dB 이상의 전압 이득을 가지고, IC내부의 레지스터를 제어하여 600KHz에서 1.3MHz까지 100KHz 단위로 Passband 대역를 조절할 수 있도록 설계되었다. 설계된 수신기는 4.5V에서 동작하며, 전체 전류 소모는 15.3 mA로 68.85mW의 전력을 소모한다. 실험결과 성공적으로 FM 라디오 신호를 수신할 수 있었다.

• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.236-244
• /
• 2003

본 논문에서는 기존에 값비싼 BiCMOS 공정으로 주로 구현되던 이동통신 단말기용 RF단 및 IF단 회로들을 CMOS 회로로 설계하고, 최종적으로 PCS 대역 송신용 CMOS RF/IF 단일 칩을 설계하였다. 설계된 회로는 IF PLL 주파수합성기, IF Mixer, VGA등을 포함하는 IF 단과, SSB RF Mixer 블록과 구동 증폭기를 포함하는 RF 단으로 구성되며, 디지털 베이스밴드와 전력증폭기 사이에 필요한 모든 신호처리를 수행한다. 설계된 IF PLL 주파수합성기는 100kHz의 옵셋 주파수에서 -114dBc/Hz의 위상잡음 특성을 보이며, lock time은 $300{\mu}s$보다 작고, 3V 전원에서 약 5.3mA의 전류를 소모한다. IF Mixer 블록은 3.6dB의 변환이득과 -11.3dBm의 OIP3 특성을 보이며, 3V 전원에서 약 5.3mA의 전류를 소모한다. VGA는 모든 이득 설정시 3dB 주파수가 250MHz 보다 크며, 약 10mA의 전류를 소모한다. 설계된 RF단 회로는 14.93dB의 이득, 6.97dBm의 OIP3, 35dBc의 image 억압, 31dBc의 carrier 억압 등의 특성을 보이며, 약 63.4mA의 전류를 소모한다. 설계된 회로는 현재 $0.35{\mu}m$ CMOS 공정으로 IC 제작 중에 있다. 전체 칩의 면적은 $1.6㎜{\times}3.5㎜$이고 전류소모는 84mA이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.29-34
• /
• 2015

This paper reports a couple of key circuit blocks developed for heterodyne receiver front-ends operating near 140 GHz based on SiGe HBT technology. Firstly, a 123-GHz oscillator was developed based on Colpitts topology, which showed -5 dBm output power and phase noise of -107.34 dBc/Hz at 10 MHz. DC power dissipation was 25.6 mW. Secondly, a 135 GHz mixer was developed based on a modified Gilbert Cell topology, which exhibited a peak conversion gain of 3.6 dB at 1 GHz IF at fixed LO frequency of 134 GHz. DC power dissipation was 3 mW, which mostly comes from the buffer.