• 제목/요약/키워드: phase delay

검색결과 1,038건 처리시간 0.031초

구조적 특이값(${\mu}$)을 이용한 시간지연이 있는 원격조작 로봇시스템의 견실제어기 설계 (Robust Controller Design using SSV (${\mu}$) for Teleoperated Robot System with Time-Delay)

  • 정규원
    • 제어로봇시스템학회논문지
    • /
    • 제2권1호
    • /
    • pp.35-44
    • /
    • 1996
  • A design method for a teleoperator robot system is presented in this paper. The control system consists of two phases; approach phase and contact one. The end-effector position of the estimated slave robot and the contact force between the end-effector and wall are displayed on the monitors at control site, using which the operator controls the teleoperator system. The approach phase controller is designed using Smith's principle and the contact one designed based upon the structured singular value ${\mu}$ in order to increase the robustness of the system. The uncertainatices such as communication time delay and the variations of system parameters are considered as a muliplicative pertubation. Computer simulations are conducted in order to evaluate the performance of the proposed design method. It is found that desirable control performance, especially in the contact phase, is obtained if the control mode is switched into contact phase when the estimated position of the slave robot end-effector is in front of the wall.

  • PDF

자동적응 벡터 제어를 이용한 군속도 지연선로의 고정 위상 제어기 설계 (Design of Fixed Phase Control Circuit of Group Delay Line using Adaptive Vector Control)

  • 정용채
    • 한국전자파학회논문지
    • /
    • 제11권8호
    • /
    • pp.1376-1385
    • /
    • 2000
  • 본 논문은 Feedforward 선형화기에서 온도영향으루 인한 군속도 지연선로의 위상 변화를 벡터 결합이론을 이용하여 고정시키는 회로에 관한 것이다. 상온에서의 군속도 지연선로의 신호 전달특성이 항상 일정하게 유지되게 하기 위해, 온도에 따른 군속도 지연선로의 신호에 온도변화에 대해 자동 적응적으로 변하는 보정신호를 인가하여 온도변화에도 항상 일정한 신호특성을 얻도록 하였다. 이 전송선로에 10 ㏈의 동작신호 레벨 변화와 +/-$10^{\circ}$의 위상 변화에 대해 880 MHz 및 1-tone 신호는 0.06 ㏈의 삽입 손실 변화와 0.36$^{\circ}$의 위상이내에서 위상이 변했고, 877 MHz 및 882 MHz인 2-tone 신호에 대해 0.07 ㏈의 삽입손실변화와 0.35$^{\circ}$의 위상이내에서 위상이 변하는 특성을 얻었다.

  • PDF

배열 안테나 기반 GPS 수신기에서의 교정 방안 (A Calibration Technique for Array antenna based GPS Receivers)

  • 길행복;주현;이철호;정의림
    • 한국정보통신학회논문지
    • /
    • 제22권4호
    • /
    • pp.683-690
    • /
    • 2018
  • 본 논문에서는 배열 안테나 기반의 MVDR (minimum variance distortionless response) 항 재밍 GPS (global positioning system) 수신기에서 안테나 경로 사이에 존재하는 이득, 위상, 지연 편차를 교정하기 위한 안테나 교정 기법을 제안한다. 제안하는 기법은 다중 안테나 시스템에서 안테나 경로들 사이의 이득, 위상, 지연 편차를 추정하고 이를 보상한다. 경로 간 이득, 위상, 지연 편차를 정확히 추정하기 위해 좋은 상관 특성을 갖는 파일럿 신호가 사용된다. 교차 상관에 기반하여 지연 편차가 먼저 추정되며 이후에 이득과 위상 편차가 추정된다. 정밀한 지연 편차 추정 및 보상을 위해 보간기법을 사용하는데 이산 푸리에 변환 (DFT) 기반의 보간기법으로 계산 복잡도를 감소시킨다. 제안된 기법은 MATLAB을 이용한 컴퓨터 모의실험을 통해 검증한다. 모의실험 결과에 따르면 제안하는 기법을 적용하면 이득, 위상 시간 지연 편차를 각각 0.01 dB, 0.05 도, 0.5 ns 이내로 줄일 수 있다.

이득 제어 지연 단을 이용한 1.9-GHz 저 위상잡음 CMOS 링 전압 제어 발진기의 설계 (Design of the 1.9-GHz CMOS Ring Voltage Controlled Oscillator using VCO-gain-controlled delay cell)

  • 한윤택;김원;윤광섭
    • 대한전자공학회논문지SD
    • /
    • 제46권4호
    • /
    • pp.72-78
    • /
    • 2009
  • 본 논문에서는 $0.13{\mu}m$ CMOS 공정의 이득(Kvco) 제어 지연 단을 이용한 위상동기루프에 사용되는 저 위상잡음 CMOS 링 전압제어발진기를 설계 및 제작한다. 제안하는 지연 단은 출력 단자를 잇는 MOSFET을 이용한 능동저항으로 전압제어발진기의 이득을 감소시킴으로써 위상잡음을 개선한다. 그리고 캐스코드 전류원, 정귀환 래치와 대칭부하 등을 이용한다. 제안한 전압제어 발진기의 위상잡음 측정결과는 1.9GHz가 동작 할 때, 1MHz 오프셋에서 -119dBc/Hz이다. 또한 전압제어발진기의 이득과 전력소모는 각각 440MHz/V와 9mW이다.

대역폭과 지연의 곱이 큰 네트워크를 위한 개선된 TCP 혼잡제어 메카니즘 (Enhanced TCP Congestion Control Mechanism for Networks with Large Bandwidth Delay Product)

  • 박태준;이재용;김병철
    • 대한전자공학회논문지TC
    • /
    • 제43권3호
    • /
    • pp.126-134
    • /
    • 2006
  • 현재 인터넷에서 널리 사용되고 있는 TCP는 대역폭과 지연의 곱이 큰 네트워크에서 특히 초기 시동단계를 포함하여 전반적으로 효율이 낮은 문제가 있다. 본 논문은 이 문제를 해결하기 위해 지연기반 혼잡제어(DCC: Delay-based Congestion Control) 방법을 제안한다. DCC는 선형과 지수 증가구간으로 나누어진다. 선형증가 구간은 기존의 TCP 혼잡회피 기법과 유사하며, 지수증가 구간은 혼잡에 의한 지연이 없는 경우 신속한 대역 확보를 위해 사용된다. 일반 TCP에서는 slow-start와 같은 지수증가 구간에서 대역과 지연의 곱으로 결정되는 크기의 버퍼가 제공되지 않는 경우 대역이 충분함에도 불구하고 손실이 발생하여 성능을 제한할 수 있다. 따라서 DCC에서는 RTT(Round Trip Time) 상태와 예측된 버퍼크기를 이용하여 지수증가 구간의 공급초과로 인한 손실을 방지하는 메카니즘을 제안한다. 시뮬레이션 결과를 통하여 대역과 지연의 곱이 큰 네트워크에서 DCC가 TCP에서 초기 시동시간과 throughput성능을 향상시킴을 보였다.

130 nm CMOS 공통 게이트 증폭기를 이용한 60 GHz 양방향 능동 위상변화기 (A 60 GHz Bidirectional Active Phase Shifter with 130 nm CMOS Common Gate Amplifier)

  • 현주영;이국주
    • 한국전자파학회논문지
    • /
    • 제22권11호
    • /
    • pp.1111-1116
    • /
    • 2011
  • 본 논문에서는 기존 CMOS 수동 스위치를 사용한 switched - line 타입 위상변화기의 수동 스위치를 공통게이트 증폭기(양방향 증폭기)로 대체한 60 GHz CMOS 양방향 능동 위상변화기를 제안한다. 양방향 능동 위상변화기는 양방향 증폭기 블록과 수동 delay line 네트워크 블록으로 구성된다. 양방향 증폭기 블록은 순방향과 역방향의 특성이 같도록 설계하기 위해 공통 게이트 증폭기(CGA) 구조가 적합하며, 입력단과 출력단의 매칭은 대칭으로 이루어진다. 또한, 통합 바이어스 회로를 이용하여 1개의 바이어스 전압($V_{DS}$)만으로도 증폭의 방향(순방향, 역방향)과 크기를 조절할 수 있도록 구성하였다. 수동 delay line 네트워크 블록은 마이크로스트립 라인으로 구성하였다. 동부 하이텍 1P8M 130-nm CMOS 공정을 이용하여 90도, 180도 1-bit 양방향 능동 위상변화기를 각각 설계하였고, 시뮬레이션 결과 60 GHz에서 평균 -3 dB의 삽입 손실을 얻었으며, 각각 90도 180도의 위상차를 얻었다.

위상 배열 안테나 임피던스 부정합에 따른 실시간 지연회로의 위상 지연 오차 및 영향 분석 (Analysis of TTD Phase Delay Error and Its Effect on Phased Array Antenna due to Impedance Mismatch)

  • 윤민영;남상욱
    • 한국전자파학회논문지
    • /
    • 제29권11호
    • /
    • pp.828-833
    • /
    • 2018
  • 일반적으로 반사파 및 공진이 위상 왜곡에 영향을 준다고 많이 알려져 있지만, 그 두 가지 이유 이외에 안테나 임피던스 변화에 따라서도 위상 지연을 왜곡시킬 수 있다는 것을 확인하였다. 본 논문에서는 상호 결합 영향을 모두 고려한 안테나 임피던스 $Z_A$에 따른 위상 지연 오차를 분석하고, 이에 따른 빔조향 특성을 확인하였다. 안테나 임피던스에 대한 반사손실의 최대값($RL_{max}$)이 -10 dB와 -7 dB일 때 모든 주파수에서 각각 $0.051{\lambda}$에 해당하는 $18.5^{\circ}$$0.074{\lambda}$에 해당하는 $26.5^{\circ}$의 최대 위상 지연 오차가 발생하는 것을 확인하였다. 8개의 선형 배열 안테나를 통해 몬테 카를로 시뮬레이션을 진행한 결과, $18.5^{\circ}$$26.5^{\circ}$의 균등 분포 위상 오차를 갖는 상황에서 각각 $0{\sim}30^{\circ}$의 빔조향을 했을 때 목표 빔조향각과 해당 위상 오차에 의해 틀어져서 관측되는 조향각 사이의 RMS 오차는 $0.19{\sim}0.4^{\circ}$이고, 표준편차는 $0.14{\sim}0.33^{\circ}$이다. 이때 사이드 로브 레벨은 -12.8 dB의 이론치로부터 위상 오차에 의해 0.74~1.21 dB 만큼 증가하고 사이드 로브 레벨 증가량의 표준 편차는 0.31~0.51 dB를 갖는다. 이를 스파이럴 안테나 8개 배열 구조를 설계하여 검증하였다.

A Low-Delay MDCT/IMDCT

  • Lee, Sangkil;Lee, Insung
    • ETRI Journal
    • /
    • 제35권5호
    • /
    • pp.935-938
    • /
    • 2013
  • This letter presents an algorithm for selecting a low delay for the modified discrete cosine transform (MDCT) and inverse MDCT (IMDCT). The implementation of conventional MDCT and IMDCT requires a 50% overlap-add (OLA) for a perfect reconstruction. In the OLA process, an algorithmic delay in the frame length is employed. A reduced overlap window and MDCT/IMDCT phase shifting is used to reduce the algorithmic delay. The performance of the proposed algorithm is evaluated by applying the low-delay MDCT to the G.729.1 speech codec.

직렬형 단상 하이브리드 능동 전력필터의 새로운 제어법 (A New Control Method of Series Single-Phase Hybrid Active Power Filter)

  • 김진선;김영석
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
    • /
    • pp.149-151
    • /
    • 2005
  • This paper deals with the novel control algorithm of single-phase hybrid active power filter for the compensation of harmonic current components in nonlinear R-L load with passive active power filters. To construct two-axes coordinate, an imaginary second phase was made by giving time delay to line current. In this proposed method, the new signal, which was the delayed through the filtering by the phase-delay property of low-pass filter, is used as the secondary phase. Because two phases have different phase, instantaneous calculation of harmonic current is possible. In this paper, a reference voltage is created by multiplying gain of filter by compensation current using the rotating reference frames that synchronizes with source-frequency, not applying to instantaneous reactive power theory which has been used with the existing fixed reference frames. This paper shows the experimental results, which provide a high accuracy and extremely fast response of single-phase hybrid active Bower filter under the operation with the proposed control method.

  • PDF

A Current Compensating Scheme for Improving Phase Noise Characteristic in Phase Locked Loop

  • Han, Dae Hyun
    • Journal of Multimedia Information System
    • /
    • 제5권2호
    • /
    • pp.139-142
    • /
    • 2018
  • This work presents a novel architecture of phase locked loop (PLL) with the current compensating scheme to improve phase noise characteristic. The proposed PLL has two charge pumps (CP), main-CP (MCP) and sub-CP (SCP). The smaller SCP current with same time duration but opposite direction of UP/DN MCP current is injected to the loop filter (LF). It suppresses the voltage fluctuation of LF. The PLL has a novel voltage controlled oscillator (VCO) consisting of a voltage controlled resistor (VCR) and the three-stage ring oscillator with latch type delay cells. The VCR linearly converts voltage into current, and the latch type delay cell has short active on-time of transistors. As a result, it improves phase noise characteristic. The proposed PLL has been fabricated with $0.35{\mu}m$ 3.3 V CMOS process. Measured phase noise at 1 MHz offset is -103 dBc/Hz resulting in 3 dBc/Hz phase noise improvement compared to the conventional PLL.