• 마이크로전자및패키징학회지
• /
• 제30권1호
• /
• pp.63-70
• /
• 2023

오늘날 심각한 환경 오염과 에너지의 중요성으로 전력 반도체의 중요도가 지속적으로 높아지고 있다. 특히 wide band gap(WBG)소자 중 하나인 SiC-MOSFET은 우수한 고전압 특성을 가지고 있어 그 중요도가 매우 높다. 하지만 SiC-MOSFET의 전기적 특성이 열에 민감하기 때문에 패키지를 통한 열 관리가 필요하다. 본 논문에서는 기존 전력 반도체에서 사용하는 direct bonded copper(DBC) 기판 방식이 아닌 insulated metal substrate(IMS) 방식을 제안한다. IMS는 DBC에 비해 공정이 쉬우며 coefficient of thermal expansion (CTE)가 높아서 비용과 신뢰성 측면에서 우수하다. IMS의 절연층인 dielectric film의 열전도도가 낮은 문제가 있지만 매우 얇은 두께로 공정이 가능하기 때문에 낮은 열 전도도를 충분히 극복할 수 있다. 이를 확인하기 위해서 이번 연구에서는 electric-thermal co-simulation을 수행하였으며 검증을 위해 DBC 기판과 IMS를 제작하여 실험하였다.

• 마이크로전자및패키징학회지
• /
• 제7권3호
• /
• pp.31-36
• /
• 2000

RF(radio Frequency)용 MCM(Multichip Module)-D 기판 내장형 인덕터를 개발하였다. MCM 기술은 고밀도 패키징 기술로서 주로 디지털회로에 많이 적용되어 왔으나, 최근에는 아날로그회로 및 디지털회로가 혼재된 혼성신호 및 초고주파 회로에도 적용되고 있다. 혼성신호에서는 능동소자 주변에 많은 수의 수동소자가 연결되므로 MCM-D 기판에 수동소자를 내장시키면 원가절감과 시스템의 크기 축소 및 경량화를 이를 수 있을 뿐 아니라, 성능과 신뢰성을 향상시킬 수 있다. 본 논문에서 MCM-D 기판은 Cu/감광성 BCB(Benzocyclobutene)를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/Cu를 각각 1000 $\AA$/3000 $\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 $\mu\textrm{m}$ Cu를 형성하였으며, 인덕터는 coplanar구조로 하여 기존의 반도체 공정을 이용하여 MCM-D기판에 인덕터를 안정적으로 내장시키고 전기적 특성을 측정하였다.

• 대한안전경영과학회지
• /
• 제15권1호
• /
• pp.109-120
• /
• 2013

As information-oriented industry has been developed and electronic devices has come to be smaller, lighter, multifunctional, and high speed, the components used to the devices need to be much high density and should have find pattern due to high integration. Also, diverse reliability problems happen as user environment is getting harsher. For this reasons, establishing and securing products and components reliability comes to key factor in company's competitiveness. It makes accelerated test important to check product reliability in fast way. Out of fine pattern failure modes, failure of Electrochemical Migration(ECM) is kind of degradation of insulation resistance by electro-chemical reaction, which it comes to be accelerated by biased voltage in high temperature and high humidity environment. In this thesis, the accelerated life test for failure caused by ECM on fine pattern substrate, $20/20{\mu}m$ pattern width/space applied by Semi Additive Process, was performed, and through this test, the investigation of failure mechanism and the life-time prediction evaluation under actual user environment was implemented. The result of accelerated test has been compared and estimated with life distribution and life stress relatively by using Minitab software and its acceleration rate was also tested. Through estimated weibull distribution, B10 life has been estimated under 95% confidence level of failure data happened in each test conditions. And the life in actual usage environment has been predicted by using generalized Eyring model considering temperature and humidity by developing Arrhenius reaction rate theory, and acceleration factors by test conditions have been calculated.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.129-135
• /
• 2018

신축성 기판은 신축성 전자소자의 신축성, 공정성, 내구성을 결정하는 매우 중요한 소재로서 신축성 전자소자를 개발함에 있어서 우선적으로 고려해야 된다. 특히 현재 사용되는 신축성 기판은 히스테리시스가 존재하여 센서 및 기타 응용에 많은 어려움이 있다. 본 연구에서는 신축성 소재 기판으로 사용되는 PDMS와 Ecoflex를 혼합한 PDMS-Ecoflex 하이브리드 신축성 기판을 제작하여 신축성과 히스테리시스 특성을 향상하고자 하였다. 인장 시험을 통하여 신축성 하이브리드 기판의 기계적 거동을 관찰하였으며, 투과도 측정을 통하여 투과도를 평가하였다. Ecoflex의 함량이 증가할수록 하이브리드 신축성 기판은 더 유연해지며, 탄성계수는 감소한다. 또한 PDMS 기판은 270% 변형률에서 파단이 발생한 반면, PDMS-Ecoflex 하이브리드 기판은 500%의 변형률까지 파단되지 않으며 우수한 신축성을 갖는 것을 알 수 있었다. 반복 인장시험에서 PDMS와 Ecoflex의 혼합비를 2:1로 제작된 기판은 히스테리시스가 발생하였다. 반면 1:1의 혼합비로 제작된 기판의 경우 50%, 100%의 변형률에서는 히스테리시스가 발생하지 않았다. 결론적으로 500% 이상의 신축성을 갖으면서 히스테리시스가 없은 기판을 제작하였다. 기판의 혼합비에 따른 광투과도 측정 결과, Ecoflex 기판의 투과도는 68.6% 이였으나, PDMS-Ecoflex 함량이 2:1, 1:1인 하이브리드 기판의 경우, 각각 78.6%, 75.4%의 투과율을 보이며, 향후 투명 신축성 기판으로서 개발 가능성을 보여주었다.

• 센서학회지
• /
• 제24권3호
• /
• pp.159-164
• /
• 2015

Solid state electrochemical and chemo-resistive gas sensors have been used widely but can operate only under high temperature. For reducing the power consumption and optimizing the structure of the substrate of these sensors, we conducted device and circuit simulations using the COMSOL Multiphysics simulator. For assessing the effective types of substrate and heat isolation, we conducted three-dimensional thermal simulations in two separate parts; (a) by changing the shape of the contacting holes and (b) punching additional holes on the substrate. Thus, it was possible to achieve high temperature in the sensor end of the substrate while maintaining low power consumption, and temperature in the circuit.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.57-62
• /
• 2012

본 논문에서는 FCCSP용 기판의 휨에 미치는 설계인자와 두께편차의 영향도를 분석하고 최적설계조건을 도출하기 위해 유한요소법에 의한 수치해석을 사용하였고 다구찌법에 의한 파라메타설계와 분산분석을 수행하였다. 해석 결과에 의하면 휨에 미치는 영향은 코어재료가 가장 크고 층별 두께(솔더레지스트, 프리프레그, 회로층)의 영향도는 낮은 것으로 분석되었다. 이때 솔더 레지스트와 프리프레그의 두께는 감소할수록 기판 휨은 감소하지만 회로층의 두께는 증가할수록 기판 휨이 감소하였다. 또한, 기판 휨에 대한 두께편차의 영향도 분석결과에 의하면 두께편차의 조합에 따라 기판휨은 최대 40%까지 증가하였다. 이것은 비록 개별 층의 두께편차가 기판품질 수준에 부합하더라도 두께편차 조합조건에 따라 기판 휨이 크게 달라질 수 있다는 것을 의미한다. 따라서, 제조공정에서 기판 휨을 줄이기 위해서 기판두께편차는 최적화되고 정밀하게 제어되어야 한다.

• 마이크로전자및패키징학회지
• /
• 제25권2호
• /
• pp.49-53
• /
• 2018

최근 유연 소자, 투명 소자, MEMS 소자와 같은 다양한 소자를 결합하는 시스템 집적화 기술이 많이 개발되고 있다. 이러한 다종 소자 시스템 제조 기술의 핵심 공정은 칩 또는 웨이퍼 레벨의 접합 공정, 기판 연삭 공정, 그리고 박막 기판 핸들링 기술이라 하겠다. 본 연구에서는 Si 기판 연삭 공정이 투명 박막 트랜지스터나 유연 전극 소재로 적용되는 산화주석 박막의 전기적 성질에 미치는 영향을 분석하였다. Si 기판의 두께가 얇아질수록 Si d-spacing은 감소하였고, Si 격자 내에 strain이 발생하였다. 또한, Si 기판의 두께가 얇아질수록 산화주석 박막 내 캐리어 농도가 감소하여 전기전도도가 감소하였다. 얇은 산화 주석 박막의 경우 전기전도도는 두꺼운 산화 주석 박막보다 낮았으며 Si 기판의 두께에 의해 크게 변하지 않았다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 추계 기술심포지움
• /
• pp.129-133
• /
• 2001

In this paper, hermetic sealing was studied fur wafer level packaging of the MEMS devices. With the flip-chip bonding method, this B-stage epoxy sealing will be profit to MEMS device sealing and further more RF-MEMS device sealing. B-stage epoxy can be cured 2-step and hermetic sealing can be obtained. After defining $500{\mu}{\textrm}{m}$-width seal-lines on the glass cap substrate by screen printing, it was pre-baked at $90^{\circ}C$ for about 30 minutes. It was then aligned and bonded with device substrate followed by post-baked at $175^{\circ}C$ for about 30 minutes. By using this 2-step baking characteristic, the width and the height of the seal-line were maintained during the sealing process. The height of the seal-line was controlled within $\pm0.6${\mu}{\textrm}{m}$ and the strength was measured to about 20MPa by pull test. The leak rate of the epoxy was about $10^7$ cc/sec from the leak test.

• 마이크로전자및패키징학회지
• /
• 제14권1호
• /
• pp.19-26
• /
• 2007

본 연구의 목적은 CMOS 이미지 센서용 Au 플립칩 범프와 전해 도금된 Au 기판 사이의 초음파 접합의 가능성 연구이다. 초음파 접합 조건을 최적화하기 위해서, 대기압 플라즈마 세정 후 접합 압력과 시간을 달리하여 초음파 접합 후 전단 시험을 실시하였다. 범프의 접합 강도는 접합 압력과 시간 변수에 크게 좌우되었다. Au 플립칩 범프는 상온에서 성공적으로 하부 Au 도금 기판과 접합되었으며, 최적 조건 하에서 접합 강도는 약 73 MPa이었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 추계 기술심포지움
• /
• pp.171-177
• /
• 2001

The adhesion enhancement from inserting a RF bias-sputtered Cr layer between Cu and polyimide (PI) has been studied. The RF bias power applied in this study was ranged from 0 to 400 W. Without the RF bias, the peel strength, which measures the adhesion strength, was nearly o g/mm. As the RF power was increased, the peel strength rose up to ~130 g/mm at 200 W, which remained constant with further increase of the RF bias power. Cross-sectional transmission electron microscopy(TEM) was used to investigate the interfacial reaction between the Cr film and PI substrate during the bias sputtering. The Cr/PI interface without the application of RF dais showed a clean, sharp interface while the RF raised Cr/PI interface had about 10~30 nm thick atomistically mixed interlayer between the metal film and PI substrate. This interlayer appeared to have resulted from the implantation of high energy adatoms during the RF bias sputtering of Cr film. This mixed layer serves as an interlocking layer, which enhances adhesion between the metal and PI layers.