• 전자공학회논문지S
• /
• 제34S권5호
• /
• pp.94-103
• /
• 1997

It is necesary that analog buffer circuit should drive an external load in the VLSI design such as switched capacitor efilter (SCF), D/A converter, A/d converter, telecommunicatin circuit, etc. The conventional CMOS buffer circuit have many probvlems according as CMOS technique. Firstly, Capacity of large load ar enot able to opeate well. The problem can be solve to use class AB stages. But large load are operated a difficult, because an element of existing CMOS has a quadratic functional relation with inptu and outut voltage versus output current. Secondly, whole circuit of dynamic rang edecrease, because a range of inpt and output voltages go down according as increasing of intergration rate drop supply voltage. In this paper suggests that new differential CMOS line driver make out of operating an external of large load. In telecommunication's chip case transmission line could be a load. It is necessary that a load operate line driver. The proposal circuit is planned to hav ea high generation power rnage of voltage with preservin linearity. And circuit of capability is inspected through simulation program (HSPICE).

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.629-631
• /
• 2004

The proposed output buffer is presented for driving large-size LCD panels. This output buffer is designed by adding some simple circuitry to the conventional two-stage operational amplifier. The proposed circuit is simulated in a high-voltage 0.35um CMOS process with HSPICE. The simulated result is more improved settling time than that of conventional one.

• 전기학회논문지
• /
• 제61권10호
• /
• pp.1513-1517
• /
• 2012

As demands for green industry increase, this paper proposes a power control technique that can substitute pre -existing CCFL(Cold Cathode Fluorescent Lamp) and optimize power consumption of LED BLU. This technique is designing LED driver circuit that make a DC-DC output voltage(VLED) to have a linear control function for a supply voltage of LED string. The proposed LED driver have an advantage that can increase or decrease a DC-DC output voltage compared with conventional LED driver. The designed LED driver circuit was designed using 0.35um CMOS technology. And its operation was verified through simulation.

• 조명전기설비학회논문지
• /
• 제27권2호
• /
• pp.22-28
• /
• 2013

In this paper, the low cost SOA Dimming Driver which consisted of LabVIEW programming part capable of current pattern design, DAQ module for analog voltage output, and voltage to current converter has realized. The output current(possible to 3A) from the Driver was clearly constant without ripple and also showed no variance until 1mA unit for a long time operation. The proposed low cost Driver can replace the previous high cost SOA Drivers for wavelength swept lasers fully and provide the convenience and safety of auto-supplying a designed current pattern.

• 한국산업정보학회논문지
• /
• 제20권6호
• /
• pp.29-36
• /
• 2015

본 논문에서는 3개의 선형 전류 레귤레이터 그리고 자동 기준 전압 조절과 출력 전압 조절 루프를 포함하는 LED 배면광 드라이버 IC를 제안한다. 제안한 LED 드라이버에서 출력전압은 이중 피드백 루프를 통해 제어된다. 첫 번째 루프는 출력전압을 감지하고 조절하며, 두 번째 루프는 선형 전류 레귤레이터의 전압 강하를 감지하고 기준전압을 조정한다. 이러한 피드백 루프와, 선형 전류 레귤레이터의 전압강하는 드라이버 효율이 최대가 될 수 있는 최소값으로 유지된다. 드라이버의 출력은 각 채널당 4개의 LED를 가지는 3개의 채널 LED 구조이다. 휘도는 펄스 폭 변조(PWM) dimming 신호에 의해 조절된다. 제안한 드라이버는 0.35um의 60-V 고전압 공정에서 설계되었고, 측정 결과 최대 85% 정도의 효율을 가진다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.883-884
• /
• 2004

High-speed IC for time-division multiplexing (TDM) optical transmission systems have been designed and fabricated by using InP heterojunction-bipolar-transistor (HBT) technology. The driver IC was developed for driving external modulators, featuring differential outputs and the operation speed up to 10 Gbps with an output voltage swing of 1.3 Vpp at each output which was the limit of the measurement. Because -3 dB frequency was 20GHz, this circuit will be operated up to 20Gbps. 1.3Vpp differential output was achieved by switching 50 mA into a 50 $\Omega$ load. The power dissipation of the driver IC was 1W using a single supply voltage of -3.5Y. Input md output return loss of the IC were better than 10 dB and 15 dB, respectively, from DC to 20GHz. The chip size of fabricated IC was $1.7{\Box}1.2 mm^{2}$.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2002년도 International Meeting on Information Display
• /
• pp.567-570
• /
• 2002

The LVDS (Low Voltage Differential Signaling) I/O cells, fully compatible with ANSI TIA/ EIA-644 LVDS standard, are designed using a 0.35${\mu}m$ standard CMOS technology. With a single 3V supply, the core cells operate at 1.34Gbps and power consumption of the output driver and the input receiver is 10. 5mW and 4.2mW, respectively. In the output driver, we employ the DCMFB (Dynamic Common-Mode FeedBack) circuit which can control the DC offset voltage of differential output signals. The SPICE simulation result of the proposed output driver shows that the variation of the DC offset voltage is 15.6% within a permissible range. In the input receiver, the proposed dual input stage with a positive feedback latch covers rail-to-rail input common-mode range and enables a high-speed, low-power operation. 5-channels of the proposed LVDS I/O pair can handle display data up to 8-bit gray scale and UXGA resolution.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.7-13
• /
• 2008

본 논문에서는 PMOLED(passive matrix organic light emitting diodes) 데이터 구동회로의 전류 편차를 보상하는 새로운 구조의 회로를 제안한다. 일반적인 PMOLED 데이터 구동 회로의 경우 MOS(metal oxide semiconductor) 공정 변화에 의해서 발생하는 데이터 구동 회로 출력단의 전류 편차는 보상 할 수 없으나, 제안된 데이터 구동회로는 출력단의 전류 편차를 보상하여 균일한 값의 전류를 OLED 패널(panel)에 인가 할 수 있다. 제안하는 회로는 종래의 데이터 출력 회로에 스위칭 트랜지스터를 추가하여 데이터 출력 전류용 회로를 공통 연결선에 연결함으로써 공정 변화에 의한 출력 전류의 편차를 최소화 할 수 있다. 제안한 회로는 $128(RGB){\times}128$의 해상도를 지원하는 PMOLED 패널을 기준으로 설계 하였고, 구동 회로 개발에 이용된 공정은 0.35um이다. 실험 결과 제안한 데이터 구동회로의 출력 전류는 1%대의 오차를 갖는 반면, 종래의 데이터 구동회로의 경우 출력 전류는 9% 대로 심한 변화를 나타내었다. 본 논문에서 제안한 PMOLED 데이터 구동회로를 이용할 경우 고화질의 OLED 디스플레이 구현이 가능하여 고 품위의 디스플레이 특성을 요구하는 휴대용 디스플레이 기기에 적용 할 수 있다.

• 반도체디스플레이기술학회지
• /
• 제5권1호
• /
• pp.33-38
• /
• 2006

The ATE driver to test a high speed semiconductor chip is designed by using general logic drivers instead of dedicated pin drivers. We have proposed a structure of general logic drivers using FPCA and assured its correct operation by EDA tool simulation. PCB circuit was implemented and Altera FPGA chip was programmed using DDR I/O library. On the PCB, it is necessary to place two resistors connected output drivers near to the output pin to adjust an impedance matching. We confirmed that the measured results agree with the simulated values within 5% errors at room temperature for the input signals with 800Mbps data transfer rate and 1.8V operating voltage.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.54-61
• /
• 2001

High-bandwidth DRAM을 위해 1Gb/s의 데이터 전송률까지 동작하고 그 출력 전압 스윙이 온도와 전원 전압(VDD) 변동에 무관한 CMOS open-drain 출력 구조 회로를 설계하였다. 출력 구동 회로는 여섯 개의 binary-weighted NMOS 트랜지스터로 구성되는데, 이 여섯 개 중에서 ON시킬 current control register의 내용은 추가 호로 없이 DRAM 칩에 존재하는 auto refresh 신호를 이용하여 새롭게 수정하였다. Auto refresh 시간 구간동안 current control register를 수정하는데, 이 시간 구간동안 부궤환 (negative feedback) 동작에 의해 low level 출력 전압($V_OL$)이 저전압 밴드갭 기준전압 발생기(bandgap reference voltage generator)에 의해서 만들어진 기준전압($V_{OL.ref}$)과도 같도록 유지된다. 테스트 칩은 1Gb/s의 데이터 전송률까지 성공적으로 동작하였다. 온도 $20^{\circ}C$~$90^{\circ}C$, 전원 전압 2.25V~2.75V영역에서 최악의 경우 제안된 출력 구동 회로의 $V_{OL.ref}$와 $V_OL$의 변동은 각각 2.5%와 725%로 측정된 반면, 기존의 출력 구동 회로의 $V_OL$의 변동은 같은 온도의 전원 접압의 영역에 대해 24%로 측정되었다.