• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• 한국전자파학회논문지
• /
• 제20권6호
• /
• pp.570-579
• /
• 2009

본 논문에서는 개루프 설계 방법을 이용하여, 전기적주파수조정범위가 확장된 전압제어유전체공진기발진기(Vt-ORO: Voltage-tuned Dielectric Resonator Oscillator)를 설계하였다. 설계된 전압제어유전체공진기발진기는 공진부, 증폭부, 위상천이부로 구성하였다. 발진조건을 만족하기 위하여, 각 부에서의 크기와 위상을 결정하였다. 각 부를 연결하여 측정한 S-피라미터는 개루프 발진조건을 만족하였다. 또한, 측정된 개루프의 군지연(group delay)로부터 전기적주파수조정범위(electrical frequency tuning-range)를 수식으로 도출하였다. 이와 같이 설계된 개루프의 입출력을 연결하고 폐루프로 구성하여 전압제어유전체공진기발진기를 구현하였다. 그 결과, 0$\sim}$10 V의 조정전압으로 중심주파수 5.3 GHz에서 전기적주파수조정범위는 수식으로 도출한 값과 근사한 82 MHz를 얻었고, 이는 선형적인 변화를 보였다. 이 때, 위상잡음은 100 kHz offset에서 -104${\pm}$1 dBc/Hz, 출력전력은 5.86${\pm}$1 dBm로 평탄함을 보였다.

• 한국통신학회논문지
• /
• 제26권11B호
• /
• pp.1501-1509
• /
• 2001

최근 들어 무선 통신 시스템의 급격한 증가로 인해, 한정된 주파수 자원의 효과적인 배분이 큰 문제로 대두되고 있으며, 이의 근본적인 해결 방안으로서, 초광대역 시간도약 임펄스 라디오 시스템이 많은 관심을 모으고 있다. 임펄스 라디오 시스템은 PPM 변조된 데이터를 1 nsec 이하의 매우 짧은 펄스폭을 갖는 가우시안 모노사이클 펄스를 사용하여 전송한다. 따라서 전송 신호는 매우 낮은 전력의 수 GHz에 이르는 초광대역 스펙트럼을 갖게 되며, 기존의 통신 시스템에 거의 간섭을 미치지 않는 것으로 알려져 있다. 본 논문의 목적은 임펄스 라디오 신호의 다중 경로 전파 특성을 파악하고 다중 경로 환경에서 상관기를 사용하는 수신기의 성능을 평가하는데 있다. 이러한 목적을 위하여 본 논문에서는 결정론적인 2-path 모델과 Saleh와 Valenzuela의 통계적 실내 다중 경로 모델을 고려하였다. 2-path 모델에 대하여 이상적인 기준 파형을 사용하는 상관기의 출력이 간접 경로의 지연 시간과 PPM 이진 데이터의 시간 지연의 상대적 차와 간접 경로의 경로 이득에 의존함을 보이고 모의 실험을 통하여 두 모델에 대한 임펄스 라디오의 비트 오율 특성을 관측하였다. 모의 실험 결과에 의하면 임펄스 라디오의 성능은 간접 경로의 지연 시간과 PPM 이진 데이터의 시간 지연의 상대적 차에 따라서 변하는 것이 관측되었다. 또한 기존의 AWGN (additive white Gaussian noise) 채널 환경에서 사용되는 기준 파형을 다중 경로 채널에서 적용할 수 없음을 관측하였다.

• 방사선산업학회지
• /
• 제6권1호
• /
• pp.31-40
• /
• 2012

There are two methods to fabricate the readout electronic to a large-area CMOS image sensor (LACIS). One is to design and manufacture the sensor part and signal processing electronics in a single chip and the other is to integrate both parts with bump bonding or wire bonding after manufacturing both parts separately. The latter method has an advantage of the high yield because the optimized and specialized fabrication process can be chosen in designing and manufacturing each part. In this paper, LACIS chip, that is optimized design for the latter method of fabrication, is presented. The LACIS chip consists of a 3-TR pixel photodiode array, row driver (or called as a gate driver) circuit, and bonding pads to the external readout ICs. Among 4 types of the photodiode structure available in a standard CMOS process, $N_{photo}/P_{epi}$ type photodiode showed the highest quantum efficiency in the simulation study, though it requires one additional mask to control the doping concentration of $N_{photo}$ layer. The optimized channel widths and lengths of 3 pixel transistors are also determined by simulation. The select transistor is not significantly affected by channel length and width. But source follower transistor is strongly influenced by length and width. In row driver, to reduce signal time delay by high capacitance at output node, three stage inverter drivers are used. And channel width of the inverter driver increases gradually in each step. The sensor has very long metal wire that is about 170 mm. The repeater consisted of inverters is applied proper amount of pixel rows. It can help to reduce the long metal-line delay.

• 한국전자파학회논문지
• /
• 제16권5호
• /
• pp.482-487
• /
• 2005

본 연구에서는 distributed amplifer를 구성하는 cascode 단위이득단의 공통게이트의 게이트 단자에 가변 커패시터를 연결함으로써 출력 저항 값을 조절하는 방법을 제안한다. Cascode 이득단은 공통 소스 이득단에 비해 높은 이득, 높은 출력저항, 부성저항을 제공하는 등 여러 장점이 있지만 설계시 사용한 트랜지스터 모델이 부정확하고 공정변수가 달라진다면 이득이 떨어지기 시작하는 band edge에서 발진할 위험이 있다. 그러므로 회로가 제작된 이후에도 발진을 막을 수 있는 조절회로가 필요하게 되는데, cascode단위 이득단의 공통 게이트 단자에 연결된 가변 커패시터가 그 역할을 할 수 있다. 제작한 distributed amplifier를 측정해본 결과 가변 커패시터를 조절함으로써 이득 특성을 변화시킬 수 있었으며, 이는 회로의 안정도를 보장할 수 있음을 알 수 있었다. 49GHz의 밴드폭내에서 이득은 $8.92\pm0.82 dB$이며, 군지연은 41GHz 이내에서 $\pm9.3 psec$ 범위 이내였다. 사용된 모든 transistor는 GaAs 기반의 $0.15{\mu}m$ 게이트 길이를 가지 는 p-HEMT이며, distributed amplifier는 총 4개의 이득단으로 구성되어 있다.

• 한국전자파학회논문지
• /
• 제19권11호
• /
• pp.1254-1264
• /
• 2008

본 논문에서는 RF 전력 증폭기의 메모리 효과 모델링의 정확성을 향상시키기 위한 확장된 메모리 다항식 모델을 제안하고 검증하였다. 볼테라 커널 중에서 대각행렬의 성분만을 고려하는 기본적인 메모리 다항식 기반의 모델의 정확성을 향상시키기 위하여 지연차수가 다른 성분들에 의한 교차항을 추가하여 확장 모델을 구성하였다. 제안된 확장 메모리 다항식의 복잡성을 메모리리스 모델, 메모리 다항식 모델과 비교하였다. 확장된 모델을 이용하여 비선형 관계식을 행렬식으로 표현한 후, 최소 자승법(least square method)을 이용하여 변수를 추출하는 모델링 기법을 제시하였다. 또한, 제안된 기법과 간접 학습 방식을 이용하여 디지털 사전 왜곡기를 구현하기 위한 디지털 사전 왜곡부 구현 방안 및 디지털 신호 처리(DSP) 방식을 제시하였다. 제안된 모델의 성능을 검증하기 위하여 2.3 GHz 대역의 WiBro 신호를 인가한 10 W급 GaN HEMT 전력 증폭기와 30W급 LDMOS 전력 증폭기에 대하여 모델의 정확도를 비교 검토하였으며, 10W GaN HEMT 전력 증폭기에 대하여 제안된 모델을 이용하는 간접 학습 방식에 기반한 디지털 사전 왜곡기를 적용하여 인접 채널 간섭비(ACPR) 성능을 검증하였다. 제안한 모델은 메모리 다항식에 비하여 모델의 정확성을 향상시키고 10 W GaN HEMT에 대하여 디지털 사전 왜곡기 적용시 기존 방식에 비하여 3차 비선형 영역에서 평균 3 dB의 ACPR 성능 향상을 보여주었다.

• 한국전자파학회논문지
• /
• 제18권7호
• /
• pp.839-846
• /
• 2007

본 논문에서는 새로운 구조의 이중 대역 feedforward 선형 전력 증폭기(FFW LPA)의 설계 방법을 제안하였다. 현재까지 이중 대역 FFW LPA 설계의 기술적인 어려움은 단일 대역 FFW LPA에서 사용되는 신호 상쇄기를 이중 대역 동작으로 확장시키기가 쉽지 않았다는 점이다. 따라서 본 논문에서는 이중 대역 동일 군속도 지연 주 신호 상쇄기와 혼변조 왜곡 신호(Intermodulation Distortion: IMD) 상쇄기의 설계 방법, 그리고 이를 이용하여 단일 대역 FFW 기법을 확장한 이중 대역 FFW LPA의 설계 방법을 제안하였다. 제안하는 설계 방식의 효용성을 검증하기 위하여, 동작 대역의 중심 주파수를 기준으로 1.26 GHz 이격된 디지털 셀룰러 대역($f_0=880$ MHz)과 IMT-2000($f_0=2.14$ GHz) 대역 기지국용 이중 대역 feedforward 선형화 시스템을 구현하였다. 각 대역별로 CDMA IS-95A 4FA 신호와 WCDMA 4FA 신호를 인가하여 인접 채널 누설비(Adjacent Channel Leakage Ratio: ACLR)의 개선 정도를 측정한 결과, 디지털 셀룰러 대역에서 평균 출력 전력 41.5 dBm일 때 16.52 dB, IMT-2000 대역에서 평균 출력 전력 40 dBm일 때 18.59 dB의 개선 효과를 동시에 얻을 수 있었다.

• 한국정보처리학회논문지
• /
• 제7권8호
• /
• pp.2484-2496
• /
• 2000

네트워크 연결을 위한 고속 스위치는 계속해서 발달하여 왔으며, 스위치가 필요한 성능을 내는가를 여러 조건으로 분석하는 것은 중요한 일이다. 하지만, 복잡한 구조를 가진 시스템을 모델링하여 그 성능을 측정하는 것은 쉬운 일이 아니다. 큐잉이론을 이용한 모델링은 큰 상태 공간을 고려해야 됨은 물론이고 성능평가에 있어서도 복잡한 계산과정을 수행해야 하지만, SAN(Stochastic Activity Networks)에 의한 모델링과 성능평가는 그에 비해 간단하다는 장점이 있다. 본 논문의 목적은 출력포트에 큐를 갖는 고속 ATM 스위치를 확장된 SPN(Stochastic Petri Net)인 SAN을 이용해 모델링하고, 셀 도착 과정은 실제 트래픽과 유사한 특징을 가지고 있는 MMPP(Markov Modulated Poisson Process)로 모델링하여 그 성능을 평가하는데 있다. MMPP 모델을 이용한 버스티 트래픽을 고겨한 성능측정과 아울러 SAN의 장점을 이용한 확장이 용이한 스위치 모델을 보이고자 한다. 제한된 버퍼 크기를 갖는 출력 큐잉 ATM 스위치에 도착하은 셀은 포아송 도착 과정에서는 정확히 표현할 수 없는 버스티 특징을 표현할 수 있어 좀더 실제 트래픽에 가까운 MMPP로 모델링한다. SAN 모델은 UltraSAN 소프트웨어 패키지를 이용해 대기행렬의크기, 지연시간 그리고 셀 손실률에 대한 성능을 측정한다.

• 한국통신학회논문지
• /
• 제11권3호
• /
• pp.179-196
• /
• 1986

본 논문에서는 통계적 패킷 음성/데이터 다중화기의 성능을 연구하였다. 성능해석은 음성과 데이터가 서로 분리된 한정된 queue를 사용하고, 전송에 있어서 음성이 데이터보다 우선권을 갖는 것을 가정하고, 다중화기의 출력 link를 시간 slot단위로 나누고 음성은 (M+1)-state의 Markov Process로, 데이터는 Poisson process로 modeling 하여 수행하였다. 전송시 음성신호가 데이터 신호보다 우선권을 가지므로 음성의 queueing behavior는 data에 거의 영향을 받지 않는다. 다라서 본 연구에서는 음성의 queueing behavior를 먼저 해석한 다음 data의 queueing behavior를 해석하였다. 패킷 음성 다중화기의 성능 해석은 입력상태와 buffer의 점유를 2차원의 Markov chain을 가지고 formulation하였고, 집적된 음성/data의 다중화기는 data를 추가한 3차원 Markov chain으로 하였다. 이러한 model을 사용하여 Gauss-Seidel방법으로 결과를 얻고 simulation으로 입증하였다. 이들 결과로 부터 음성 가입자의 수, 출력 link용량, 음성의 queue크기, 음성의 overflow확률에서는 서로 trade-off가 있고 data에서도 비슷한 tradeoff가 있음을 알았다. 또한 입력 traffic량과 link의 용량에 따라서 음성과 데이타간의 성능에서 서로 tradeoff가 있고, TASI의 이득이 2이상이고 음성가입자의 수가 적을 경우 데이타의 평균 지연시간은 buffer의 최대길이 보다 길음을 알아내었다.

• 한국통신학회논문지
• /
• 제31권7C호
• /
• pp.680-690
• /
• 2006

본 논문에서는 V-BLAST(Vertical-Bell labs LAyered Space-Time) 검출기를 사용하는 MIMO-OFDM(Multi Input Multi Output-Orthogonal Frequency Division Multiplexing) 시스템에서, 그룹화된 부채널 기반의 간단한 형태의 비트 할당 기법인 SBA-GS(Simplified Bit Allocation based on Grouped Sub-channels)를 제안한다. 2차원 Water Pouring 원리에 기반하여 MIMO-OFDM 시스템 수신단에서 각 부채널별 비트수 및 전력을 결정하여 궤환하는 일반적인 ABPA(Adaptive Bit and Power Allocation)은 비트오율 측면에서 최적의 성능을 보이지만, 수신단에서 송신단으로의 많은 양의 궤환 정보를 필요로 하고 시스템이 복잡하다는 단점을 가진다. 이러한 단점을 보완하기 위해, 상태가 우수한 각 부채널에 동일한 수의 비트를 할당하여 송신단에서 수신단으로의 궤환 정보량과 시스템 복잡도를 감소시킨 SBA가 제안된 바 있다. 본 논문에서 제안하는 SBA-GS 는 부채널들을 그룹화한 뒤 각 그룹별 부채널들의 펑균 신호대잡음비를 구하여 동일한 변조 방식을 적용하는 SBA를 수행한다. 다양한 차세대 이동통신 채널 환경에서의 모의실험 결과, 지연 확산이 작은 다중 경로 채널의 경우에서는 궤환 정보량을 크게 감소하면서도 SBA와 유사한 결과를 얻을 수 있었 으며, 지연확산이 큰 채널 환경에서는 부채널 그룹화에 따른 BER 성능 열화가 상대적으로 증가하였지만 궤환 정보량 감소와의 절충 관계를 감안할 때 실제 시스템 구현시 고려될 수 있는 우수한 결과를 보임을 확인하였다.