• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.733-736
• /
• 1999

In this Paper, Bit selectable and Bi-directional Interface Port is described, which can communicate data with the peripheral devices. Specially A description of the asynchronous design method is given to remove the clock skew phenomenon and the output asynchronous control method which finds the optimal clock and controls all the enable signal of the output pins at the same time is presented. Using this technique interface ports have delay time of less-than 0.5㎱.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(I)
• /
• pp.148-150
• /
• 1987

In this paper, the pole assignment control algorithm with a discrete integral action is discussed in that it reduces the impact of an external step disturbance upon the output. The sensitivity of output is viewed according to changes of delay-time which this algorithm is applied to a continuous plant with.

• 전자공학회논문지SC
• /
• 제37권3호
• /
• pp.44-54
• /
• 2000

본 논문에서는 표준 메모리 공정에 구현 가능한 주파수 적응성을 갖는 부지연 회로의 설계기법에 대해 제안한다. 제안하는 설계기법은 기본적으로 아날로그 SMD (synchronous mirror delay) 형태의 부지연 회로로서 입력클록의 주기와 구현하고자 하는 부의 지연 시간의 차이에 해당하는 시간을 아날로그 회로의 개념으로 측정하고 다음 번 주기에서 반복한다. 출력클록의 발생과 관련되는 부수적인 지연을 측정단의 앞 단인 지연모델 단에서 상쇄하는 기존의 SMB 기법과는 달리, 반복단에서 상쇄하는 새로운 기법을 통하여 넓은 부지연 범위를 구현하여 특히 고속동작에서의 부지연 특성을 원할하게 한다. 또한 넓은 범위의 주파수 동작범위를 구현하기 위해 해당하는 주파수 범위에서 아날로그 회로가 최적의 동작 조건을 갖추도록 하기 위한 새로운 주파수 감지기 및 최적조건 설정기법을 제안한다. 제안된 회로의 응용으로서 초고속 DRAM인 DDR SDRAM에 적용하는 예를 보였으며, 0.6㎛ n-well double-poly double-metal CMOS 공정을 사용하여 모의실험 함으로써 그 유용성을 입증한다.

• 한국정보과학회논문지:정보통신
• /
• 제32권2호
• /
• pp.244-253
• /
• 2005

본 논문에서는, n개의 입출력 포트를 가진 스위치로 구성된 스위치 라우터의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. Buffered 스위치기법은 크로스바 스위치 내부의 데이타 충돌 문제를 효과적으로 해결할 수 있는 방법으로 널리 알려져 있다. 제안한 성능 예측 모형은 먼저 네트워크 내부임의 스위치 입력 단에 유입되는 데이타 패킷이 스위치 내부에서 전송되는 유형을 확률적으로 분석하여 수립되었다. 제안한 모형은 스위치에 장착된 버퍼의 개수와 무관하게 출력 버퍼를 장착한 스위치의 성능, 즉 네트워크 성능 평가의 두 가지 주요 요소인 네트워크 정상상태 처리율(Normalized Throughput, NT)과 네트워크 지연시간(Network Delay)의 예측이 가능하고, 나아가서 이들로 구성된 네트워크의 성능 분석에 적용이 용이하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 결과를 보여 분석 모형의 타당성을 입증하였다. 또한, 분석 결과 스위치 내부에 많은 버퍼를 장착할수록 정상상태 처리율의 증가율은 감소하고, 네트워크 지연시간은 증가하는 것으로 나타났다.

• 한국정보과학회논문지:정보통신
• /
• 제29권6호
• /
• pp.738-748
• /
• 2002

본 논문에서는, ${\alpha}{\times}{\alpha}$ 출력 버퍼 스위치로 구성된 다단 연결 망(Multistage Interconnection Network, MIN)의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. Buffered 스위치 기법은 다단 연결 망 내부의 데이타 충들 문제를 효과적으로 해결할 수 있는 방법으로 널리 알려져 있다. 제안한 성능 예측 모형은 먼저 네트웍 내부 임의 스위치 입력 단에 유입되는 데이타 패킷이 스위치 내부에서 전공되는 유형을 확률적으로 분석하여 수립되었다. 제안한 모형은 스위치에 장착된 버퍼의 개수와 무관하게 출력 버퍼를 장착한 ${\alpha}{\times}{\alpha}$스위치의 성능, 즉 네트웍 성능 평가의 두 가지 주요 요소인 네트웍 정상상태 처리율(Normalized Throughput, NT)과 네트웍 지연시간(Network Delay)의 예측이 가능하고, 나아가서 이들로 구성된 모든 종류의 다단 연결 망 성 분석에 적용이 용이하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 곁과를 보며 분석 모형의 타당성을 입증하였다. 또한, 분석 결과 스위치 내부에 많은 버퍼를 장착할수록 정상상태 처리율의 증가율은 감소하고, 네트웍 지연시간은 증가하는 것으로 나타났다.

• 생태와환경
• /
• 제43권1호
• /
• pp.161-167
• /
• 2010

In this study, we implemented an experimental approach of ecological model development in order to emphasize the importance of input variable selection with respect to time-delayed arrangement between input and output variables. Time-series modeling requires relevant input variable selection for the prediction of a specific output variable (e.g. density of a species). Inadequate variable utility for input often causes increase of model construction time and low efficiency of developed model when applied to real world representation. Therefore, for future prediction, researchers have to decide number of time-delay (e.g. months, weeks or days; t-n) to predict a certain phenomenon at current time t. We prepared a total of 3,900 equation models produced by Time-Series Optimized Genetic Programming (TSOGP) algorithm, for the prediction of monthly averaged density of a potamic phytoplankton species Stephanodiscus hantzschii, considering future prediction from 0- (no future prediction) to 12-months ahead (interval by 1 month; 300 equations per each month-delay). From the investigation of model structure, input variable selectivity was obviously affected by the time-delay arrangement, and the model predictability was related with the type of input variables. From the results, we can conclude that, although Machine Learning (ML) algorithms which have popularly been used in Ecological Informatics (EI) provide high performance in future prediction of ecological entities, the efficiency of models would be lowered unless relevant input variables are selectively used.

• 한국통신학회논문지
• /
• 제31권3A호
• /
• pp.282-290
• /
• 2006

본 논문에서는 2.45GHz 대역 IEEE 802.15.4 LR-WPAN(Low-Rate Wireless Personal Area Network; ZigBee) 시스템의 수신기를 위한 개선된 방식의 Timing estimator의 알고리즘을 제안한다. 저가 구현을 지향하는 LR-WPAN 시스템의 특성상 고가의 오실레이터를 사용할 수 없으므로 반송파 중심 주파수의 80ppm에 해당하는 주파수 옵셋 환경에서 안정된 동작이 가능한 Timing estimator 알고리즘이 요구된다. 본 논문에서는 이러한 수신 환경을 고려하여 Multiple delay differential filter를 적용함으로써 주파수 옵셋에 대한 강인성 및 수신 성능의 안정성을 증대시켰으며, Multiple delay differential filter의 출력 신호에 대한 reference 신호의 상관 결과가 I-channel 에만 국한되는 특성을 이용하여 일반적인 noncoherent 방식 대신 coherent 방식의 correlator를 적용함으로써 non-coherent 방식의 제곱 손실을 제거하여 검출 성능을 향상시킴과 동시에 복잡도를 감소시켜 초소형, 저전력, 저가를 지향하는 LR-WPAM 수신기에 보다 적합하도록 설계하였다. 다양한 채널 환경에서의 성능정가를 통하여 제안된 알고리즘이 differential detection 기반의 noncoherent 방식보다 평균적으로 2dB의 향상된 성능을 보임을 입증하였다.

• 한국전자통신학회논문지
• /
• 제14권5호
• /
• pp.811-816
• /
• 2019

본 논문에서는 잡음이 포함된 4채널의 음원신호를 주파수 대역의 독립벡터분석 알고리즘에 의하여 깨끗한 음성신호와 혼합잡음신호를 분리하는 기법을 먼저 제안한다. 제안한 독립벡터분석 알고리즘에 의하여 분리된 음원신호를 주파수대역 지연합 빔형성기로부터 출력되는 신호와 독립벡터분석으로부터 분리된 출력신호 간의 상호 상관성을 이용하여 향상된 출력음성신호를 구한다. 본 실험에서는 백색잡음이 포함된 0dB, -5dB의 SNR의 입력 혼합잡음음성에 대하여, 본 논문에서 제안하고 있는 알고리즘이 주파수대역 지연합 빔형성기 알고리즘만을 사용하였을 때 보다 최대 10.90dB의 SNR 및 10.02dB의 Segmental SNR이 개선되었음을 확인하였다. 따라서 본 논문의 알고리즘 기법이 주파수대역 지연합 빔형성기와 비교하여 음성품질이 향상된 것을 실험 및 고찰을 통하여 확인할 수 있었다.

• 한국태양에너지학회 논문집
• /
• 제32권spc3호
• /
• pp.255-261
• /
• 2012

Since PV PCS uses output current sensor for ac output current control, the sensor's sensing value includes unnecessary offset inevitably. If PV inverter is controlled by the included offset value, it's output current will generate DC offset. The DC offset of output current for trans-less PV inverter is fatal to grid, which results in saturating grid side transformer. Usually DSP controller of PV inverter reads several times sensing value during initial operation and, finally, it's average value is used for offset calibration. However, if temperature changes, the offset changes, too. And also, the switch device is not ideal, both each switching element of the voltage drop difference and on & off time delay difference generate DC offset. Thus, to compensate for deadtime and the switch voltage drop, feedback control by output current DC offset should be provided to compensate additional distortion of the output current. The validity of the proposed method is confirmed through PSIM simulation.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.955-959
• /
• 2003

A technique for realizing linear phase IIR filters has been proposed by Powell-Chau which gives a real-time implementation of H(z-1).H(z), where H(z) is a causal nonlinear phase IIR filter. Powell-Chau system is linear but not timeinvariant system. Therefore, that system has group delay response that exhibits a minor sinusoidal variation superimposed on a constant value. In the signal processing, this oscillation seriously degrade the signal quality. Unfortunately, that system has a large sample delay of 4L and also more computational complexity. Proposed system is present a reduced computational complexity technique by moved the numerator polynomial of H(1/z) out to cascade with causal filter H(z) and remain only all-pole of H(1/z), then applied truncated infinite impulse response to finite with truncated IIR filtel $H_L$(z) and L sample delay to subtract the output sequence from the top and bottom filter. Proposed system is linear time invariance and group delay response and total harmonic distortion are also improved.