• 한국정보통신학회논문지
• /
• 제11권12호
• /
• pp.2205-2209
• /
• 2007

본 논문에서는 무선가입자회선망 시스템의 핵심 부품의 하나인 2.3GHz대역의 WLL(무선가입자 회선망)에 사용하는 전압제어발진기를 설계하였다. 발진기의 형태는 콜핏츠 방식을 채 택하였으며, 발진소자로는 LC공진기를 사용하여 유전율이 4.6인 FR-4 기판위에 실장을 하여 제작하였다. 설계된 전압 제어 발진기는 3.2V, 10mA에서 동작하고 출력은 0.67dBm, 위상잡음 특성은 100kHz 옵셋 주파수에서 -102dBc/Hz이고 동조대역폭은 1V-3V의 전압변화에 $2200{\sim}2240MHz$까지 40MHz의 동조 대역폭을 얻을 수 있었다. 제작된 전압제어발진기는 설계 목표치와 비슷한 결과를 얻을 수 있었으며, 무선가입자 회선망에 적용할 수 있다.

• 한국정보통신학회논문지
• /
• 제18권9호
• /
• pp.2176-2182
• /
• 2014

이 논문에서는 기존의 위상고정루프에 전원 잡음 제거 회로를 추가한 위상고정 루프 회로를 제안한다. 제안한 구조는 주파수 전압 변환기를 변형한 전원 잡음 제거 회로를 사용하여 임의의 전원 잡음에 대해 보상하여 동작한다. 전원 잡음 제거 회로를 사용하여 전원 잡음에 의해 발생하는 지터의 크기를 1/3로 줄였다. 제안한 위상 고정 루프는 0.18um CMOS 공정을 사용 하여 HSPICE 시뮬레이션을 통해 예측되는 결과를 검증하였다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.385-390
• /
• 2006

This paper examines the sampling and jitter specifications and considerations for Global Navigation Satellite Systems (GNSS) software receivers. Software radio (SWR) technologies are being used in the implementation of communication receivers in general and GNSS receivers in particular. With the advent of new GPS signals, and a range of new Galileo and GLONASS signals soon becoming available, GNSS is an application where SWR and software-defined radio (SDR) are likely to have an impact. The sampling process is critical for SWR receivers, where it occurs as close to the antenna as possible. One way to achieve this is by BandPass Sampling (BPS), which is an undersampling technique that exploits aliasing to perform downconversion. BPS enables removal of the IF stage in the radio receiver. The sampling frequency is a very important factor since it influences both receiver performance and implementation efficiency. However, the design of BPS can result in degradation of Signal-to-Noise Ratio (SNR) due to the out-of-band noise being aliased. Important to the specification of both the ADC and its clocking Phase- Locked Loop (PLL) is jitter. Contributing to the system jitter are the aperture jitter of the sample-and-hold switch at the input of ADC and the sampling-clock jitter. Aperture jitter effects have usually been modeled as additive noise, based on a sinusoidal input signal, and limits the achievable Signal-to-Noise Ratio (SNR). Jitter in the sampled signal has several sources: phase noise in the Voltage-Controlled Oscillator (VCO) within the sampling PLL, jitter introduced by variations in the period of the frequency divider used in the sampling PLL and cross-talk from the lock line running parallel to signal lines. Jitter in the sampling process directly acts to degrade the noise floor and selectivity of receiver. Choosing an appropriate VCO for a SWR system is not as simple as finding one with right oscillator frequency. Similarly, it is important to specify the right jitter performance for the ADC. In this paper, the allowable sampling frequencies are calculated and analyzed for the multiple frequency BPS software radio GNSS receivers. The SNR degradation due to jitter in a BPSK system is calculated and required jitter standard deviation allowable for each GNSS band of interest is evaluated. Furthermore, in this paper we have investigated the sources of jitter and a basic jitter budget is calculated that could assist in the design of multiple frequency SWR GNSS receivers. We examine different ADCs and PLLs available in the market and compare known performance with the calculated budget. The results obtained are therefore directly applicable to SWR GNSS receiver design.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.961-966
• /
• 2009

본 논문에서는 메타 구조 Broadside Coupled 나선형 공진기(BC-DSRs)를 이용하여 전압 제어 발진기의 위상 잡음 특성을 줄이기 위한 새로운 구조를 제안하였다. 이러한 특성 실현을 위하여 연속된 나선형 구조를 신호면과 그라운드 면에 각각 적용하였다. 일반적인 전압 제어 발진기와 비교하였을 때, 본 논문에서 제안한 VCO는 더 큰 결합 계수를 가지며, 이로 인하여 얻을 수 있는 더 높은 Q값을 통하여 전압 제어 발진기의 위상 잡음을 줄일 수 있다. 1.8 V의 공급 전력을 갖는 전압 제어 발진기는 주파수 조절 범위, $5.749{\sim}5.853\;GHz$에서 $-121{\sim}-117.16\;dBc$/Hz @ 100 kHz의 위상 잡음 특성을 갖는다. 또한 전압 제어 발진기의 Figure Of Merit(FOM)은 동일한 주파수 조절 범위에서 $-198.45{\sim}-194.77\;dBc$/Hz @ 100 kHz의 특성을 보였다.

• 한국정보통신학회논문지
• /
• 제8권4호
• /
• pp.906-911
• /
• 2004

본 논문에서는 FMCW레이더 시스템에서 안정된 소스원으로 사용할 수 있는 전압제어 유전체 공진 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도의 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q같이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 하모닉 발란시스 시뮬레이션을 사용하였다. 제작된 전압제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.05GHz에서 2.22㏈m 출력 파워와 -30㏈c의 고조파 억압과 중심 주파수 100KHz offest에서 -130㏈c의 매우 좋은 위상잡음 특성을 얻었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 가변 범위는 중심 주파수에서 $\pm$18.7MHz를 얻었다. 제작된 VCDRO는 FMCW의 국부 발진기로 이용될 수 본 논문에서는 FMCW레이더 시스템에서 안정된 소스원으로 사용할 수 있는 전압제어 유전체 공진 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도의 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q같이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 하모닉 발란시스 시뮬레이션을 사용하였다. 제작된 전압제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.05GHz에서 2.22㏈m 출력 파워와 -30㏈c의 고조파 억압과 중심 주파수 100KHz offest에서 -130㏈c의 매우 좋은 위상잡음 특성을 얻었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 가변 범위는 중심 주파수에서 $\pm$18.7MHz를 얻었다. 제작된 VCDRO는 FMCW의 국부 발진기로 이용될 수 있음을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.272-281
• /
• 2013

This paper presents low power frequency shift keying (FSK) transmitter using all digital PLL (ADPLL) for smart utility network (SUN). In order to operate at low-power and to integrate a small die area, the ADPLL is adopted in transmitter. The phase noise of the ADPLL is improved by using a fine resolution time to digital converter (TDC) and digitally controlled oscillator (DCO). The FSK transmitter is implemented in $0.18{\mu}m$ 1-poly 6-metal CMOS technology. The die area of the transmitter including ADPLL is $3.5mm^2$. The power consumption of the ADPLL is 12.43 mW. And, the power consumptions of the transmitter are 35.36 mW and 65.57 mW when the output power levels are -1.6 dBm and +12 dBm, respectively. Both of them are supplied by 1.8 V voltage source. The frequency resolution of the TDC is 2.7 ps. The effective DCO frequency resolution with the differential MOS varactor and sigma-delta modulator is 2.5 Hz. The phase noise of the ADPLL output at 1.8 GHz is -121.17 dBc/Hz with a 1 MHz offset.

• 한국정보통신학회논문지
• /
• 제7권8호
• /
• pp.1591-1597
• /
• 2003

본 논문에서는 HEMT(Agilent ATF­34143)를 이용한 부성저항 특성을 갖는 능동 인덕터와 캐패시터를 이용해 능동 공진 발진기 제작에 응용하였다. 5.5GHz 대역에서 능동 인덕터는 ­25$\Omega$의 부성저항과 2.4nH의 인덕턴스를 갖고, 능동 캐패시터는 ­14$\Omega$의 부성저항과 0.35pF의 캐패시턴스를 갖도록 설계하였다. 설계된 능동 인덕터와 캐패시터를 이용 5.8GHz ISM 대역의 국부 발진기로 사용 가능한 능동 공진 발진기를 설계하였다. 애질런트사의 ADS 2002C를 이용 시뮬레이션 하였다. 설계된 발진기는 유전율 3.38, 유전체 두께 0.508mm, 금속 두께 0.018mm인 기판위에 HMIC 형태로 구현하였다. 제작된 능동 공진 발진기는 5.68GHz의 기본 발진주파수에서 ­3.6㏈m의 출력을 얻었고, 100KHz 옵셋에서 ­81㏈c1/Hz의 위상잡음 특성을 갖는다.

• 한국인터넷방송통신학회논문지
• /
• 제21권1호
• /
• pp.107-114
• /
• 2021

본 논문에서는 새롭게 제안되는 L-형 모노폴 슬롯 공진기를 이용한 X-band용 평면형 트랜지스터 발진기를 제안하였다. 평면형 설계를 위해 끝이 개방된 L자형 모노폴 슬롯을 트랜지스터 발진기의 공진기로 사용하였다. 3단계를 통한 공진기의 모의 실험 설계 결과 1169.84의 높은 Q 값과 49.934 dB의 높은 삽입 손실을 확인하였다. 최종 설계 및 제작된 발진기의 측정결과 7 dBm 이상의 발진 출력과 100 kHz 오프셋에서 - 58 dBc/Hz의 양호한 위상 잡음 특성을 가지는 것을 확인하였다. 제안된 발진기는 평면형으로 마이크로파 집적회로 기술에 직접 적용할 수 있다는 장점을 가지고 있다. 또한 DRO(유전체 공진 발진기)의 경우처럼 3D 구조의 금속 공동, 튜닝 스크류 등 추가 기기 없이 마이크로스트립 형태로만 구현할 수 있어 크기를 줄일 수 있다는 장점도 있다.

• 한국전자파학회논문지
• /
• 제16권3호
• /
• pp.319-326
• /
• 2005

고속 데이터 전송을 목표로 하는 다중 반송파 시스템인 OFDM통신 시스템에서는 송수신단의 발진기에서 발생하는 위상잡음이 인접 채널간 간섭(ICI: Inter-sub-carrier-interference)을 야기시켜 통신성능에 악영향을 끼친다. 본 논문에서는 ICI 영향을 효과적으로 줄일 수 있는 새로운 data-conjugate 형식의 ICI 제거방법을 제안하고, 위상잡음 선형 근사화 기법을 이용하여 위상잡음에 의해 발생하는 CPE(common phase error), ICI 그리고 CIR(carrier to interference ratio)를 분석한다. 그리고 원래의 OFDM, 기존의 data-conversion 형식의 ICI 제거방법 과 비교하였을 때의 위상잡음에 의한 성능 개선 효과를 분석한다. 결과적으로 ICI 제거방법을 사용하였을 때 성능개선 효과를 얻을 수 있으며, 종전에 연구된 data-conversion 형식의 ICI 제거방법보다 본 연구에서 제안한 data-conjugate 형식의 ICI 제거방법을 사용하였을 때 더 좋은 통신 성능을 얻을 수 있다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.218-221
• /
• 2001

In this paper, High Q Inductor using negative resistance circuit and the ceramic inductor was designed and fabricated at 2GHz. It was Improved the inductor of Q=90 using a inductor with Q=30 added to negative resistance circuit at 2GHz. As a result, at the bias condition of 3V and 16mA, the output power and phase noise in the operation frequency 2.01GHz are 5dBm and -115.34dBc/Hz at 100kHz offset from carrier, respectively. Phase noise was improved -10dBc/Hz at 100kHz offset compared to only using ceremic inductor.