• 제목/요약/키워드: oscillator phase noise

검색결과 433건 처리시간 0.023초

OFDM 통신 시스템에서의 간섭 현상에 관한 연구 (A Study on Interference Effects in OFDM System)

  • 이종길
    • 한국정보통신학회논문지
    • /
    • 제8권5호
    • /
    • pp.988-994
    • /
    • 2004
  • 본 논문에서는 주파수 옵셋, 도플러 확산, 오실레이터 페이즈 노이즈에 의한 간섭현상, 즉 왜곡에 관해서 정리하고 다양한 채널환경에서 이에 따른 OFDM 시스템의 성능을 분석하였다. 이러한 왜곡들은 마치 부가성 백색 잡음처럼 각 부반송파간의 간섭을 유발하기 때문에 OFDM 시스템의 성능은 떨어지게 된다. 그러므로 본 연구에서는 OFDM 방식을 적용한 이동통신 시스템에서의 왜곡에 따른 성능분석을 위하여 다양한 채널환경 하에서 지정된 SNR을 유지하기 위한 주파수 옵셋과 도플러 주파수 한계치, 오실레이터 페이즈 노이즈에 의한 시스템의 성능저하 특성들을 분석하였다.

A Differential Voltage-controlled Oscillator as a Single-balanced Mixer

  • Oh, Nam-Jin
    • International journal of advanced smart convergence
    • /
    • 제10권1호
    • /
    • pp.12-23
    • /
    • 2021
  • This paper proposes a low power radio frequency receiver front-end where, in a single stage, single-balanced mixer and voltage-controlled oscillator are stacked on top of low noise amplifier and re-use the dc current to reduce the power consumption. In the proposed topology, the voltage-controlled oscillator itself plays the dual role of oscillator and mixer by exploiting a series inductor-capacitor network. Using a 65 nm complementary metal oxide semiconductor technology, the proposed radio frequency front-end is designed and simulated. Oscillating at around 2.4 GHz frequency band, the voltage-controlled oscillator of the proposed radio frequency front-end achieves the phase noise of -72 dBc/Hz, -93 dBc/Hz, and -113 dBc/Hz at 10KHz, 100KHz, and 1 MHz offset frequency, respectively. The simulated voltage conversion gain is about 25 dB. The double-side band noise figure is -14.2 dB, -8.8 dB, and -7.3 dB at 100 KHz, 1 MHz and 10 MHz offset. The radio frequency front-end consumes only 96 ㎼ dc power from a 1-V supply.

메타구조 기반의 DSRR 구조 공진기를 이용한 Ku 대역 저 위상잡음 발진기 (Design of Ku-band Low Phase Noise Oscillator Using DSRR Structure Resonator based on Metamaterial)

  • 윤나내;서철헌
    • 전자공학회논문지
    • /
    • 제51권2호
    • /
    • pp.19-22
    • /
    • 2014
  • 본 논문에서는 메타구조기반의 double split ring resonator (DSRR) 구조의 공진기를 이용한 Ku대역에서 낮은 위상 잡음 특성을 갖는 발진기를 제안하였다. 제안한 공진기는 대역저지 특성을 가지며 14.67 GHz에서 $S_{11}$은 -0.25 dB, $S_{21}$은 -44.59 dB를 나타내었다. 제안한 메타구조 기반의 공진기를 이용하여 설계한 발진기의 낮은 위상잡음 특성을 확인하였다. 제안한 메타구조 기반의 공진기를 적용한 발진기는 14.67 GHz에서 1차 발진이 일어나고, 100 kHz offset에서 -130.63 dBc의 낮은 위상잡음 특성과 출력전력 2.03 dBm, -36.04 dBc의 고조파 특성을 나타내었다.

자기잡음제거 전압제어발진기 이용한 위상고정루프 (A Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator)

  • 최영식;오정대;최혁환
    • 대한전자공학회논문지TC
    • /
    • 제47권8호
    • /
    • pp.47-52
    • /
    • 2010
  • 본 논문에서는 기존의 위상고정루프에서 가장 큰 잡음의 원천인 전압제어발진기를 새로운 구조의 자기잡음제거 전압제어발진기(Self-noise suppressing voltage controlled oscillator)로 대체하여 위상고정루프 잡음 특성을 향상시킨 위상고정루프(Phase Locked Loop)를 제안 하였다. 제안한 구조의 전달함수는 기존의 구조의 전달함수와 달리 대역폭 근처에서 최대 25dB 작은 값을 가진다. 회로는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다.

DDS Driven PLL 구조 주파수 합성기의 위상 잡음 분석 (Analysis of Phase Noise in Frequency Synthesizer with DDS Driven PLL Architecture)

  • 권건섭;이성재
    • 한국전자파학회논문지
    • /
    • 제19권11호
    • /
    • pp.1272-1280
    • /
    • 2008
  • 본 논문에서는 빠른 천이 시간 및 고해상도 특성을 동시에 만족하기 위해 주로 사용되는 DDS Driven PLL 구조 주파수 합성기의 위상 잡음 분석을 위한 모델링 방안을 제안하였다. 기준 주파수 발진기(reference oscillator) 및 전압 제어 발진기(VCO: Voltage Controlled Oscillator)는 Leeson 모델을 적용하여 측정 데이터를 근사하는 방법을 사용하였고, DDS 칩의 위상 잡음원은 DAC(Digital to Analog Converter) 동작에 근사하여 모델링하였다. PLL의 위상 잡음은 디지털 분주기의 위상 잡음원으로 근사하여 모델링하였으며, 특히 저역 통과 필터(low pass filter)의 각 소자들의 위상 잡음은 전압 제어 발진기의 위상 잡음과 함께 고려하는 방법을 제안하였다. 모델링된 각 잡음 원들을 선형 시스템 영역에서 중첩의 원리를 이용하여 분석함으로써 주파수 합성기 출력의 위상잡음 분포를 예측하였고, 그 결과를 제작된 주파수 합성기의 측정 결과와 비교 평가하였다.

X-Band 위성통신을 위한 고안정 위상 동기 발진기 구현 (Implementation of High Stable Phase-Locked Oscillator for X-Band Satellite Communication)

  • 임진원;정인기;이영철
    • 한국전자파학회논문지
    • /
    • 제20권9호
    • /
    • pp.967-973
    • /
    • 2009
  • 본 논문에서는 두 개의 위상 동기 루프를 구성하여 이중으로 위상 고정시킨 band 위성통신용 국부 발진기를 설계하고 위상 잡음을 분석하였다. 설계된 위상 동기 발진기는 직렬귀환 유전체 공진발진기, 주파수 분주기, 위상검출기, 루프 필터 및 PLL-IC로 구성되어 있으며, 12.6 GHz의 발진 주파수를 2분주시켜 6.3 GHz에서 15.32 dBm의 출력값을 보였다. 제작한 발진기의 위상 잡음은 -81 dBc/Hz@100 Hz, -100.86 dBc/Hz@1 kHz, -111.12 dBc/Hz@10 kHz, -116 dBc/Hz@100 kHz 및 -140.49 dBc/Hz@1 MHz으로 매우 안정되며 우수한 특성을 보였다.

위상 잡음의 거리 상관 효과에 따른 UHF RFID 리더의 성능 분석 (Performance Analysis of the UHF RFID Reader with the Range Correlation Effects of the Phase Noise)

  • 장병준;강민수;임재봉
    • 한국전자파학회논문지
    • /
    • 제19권2호
    • /
    • pp.152-160
    • /
    • 2008
  • 본 논문에서는 위상 잡음의 거리 상관 효과에 따른 직접 변환 방식의 UHF 대역 RFID 리더의 성능을 분석한다. UHF RFID 시스템은 일반적 인 무선 통신 방식과는 다르게 송신 캐 리어를 발생하는 LO 신호가 동시에 수신기의 국부 발진기로 사용되며, 이에 따라 태그 신호와 LO 신호 간의 거리 상관 효과에 의한 주기적인 신호 간섭 및 위상 잡음 감소 효과가 발생한다. 주기적인 신호 간섭 효과는 이론 및 시뮬레이션을 통해 I와 Q신호를 I/Q 다이버시티 개념으로 전력 결합함으로써 제거할 수 있음을 확인하였다. 위상 잡음 감소 효과는 전형적인 UHF 대역에서 동작하는 LO의 위상 잡음에 대한 전력 밀도 스펙트럼이 태그-리더 거리 및 옵셋 주파수에 따라 변화됨을 확인하였고, 이를 이용하여 심볼 에러 성능을 시뮬레이션 하였다. 시뮬레이션 결과, 심볼 에러에서 위상 잡음의 영향은 태그 변조 방식 중 PSK에서 특히, 변조 각도가 작을 때 크게 나타나지만, 거리 상관 효과에 의해 실제 위상 잡음이 감소되어 그 영향이 미비해짐을 확인하였다.

디지탈 하이브리드 위상고정루프(DH-PLL) 주파수 합성기의 위상잡음 분석 (Analysis of Phase Noise in Digital Hybrid PLL Frequency Synthesizer)

  • 이현석;손종원;유흥균
    • 한국전자파학회논문지
    • /
    • 제13권7호
    • /
    • pp.649-656
    • /
    • 2002
  • 본 논문에서는 고속 주파수 스위칭 특성을 갖는 디지탈 하이브리드 위상고정루프(DH-PLL: Digital Hybrid Phase-Locked Loops)의 위상잡음을 분석하였다. 기존 위상고정루프에 비하여, 디지탈 하이브리드 위상고정루프는 D/A 변환기에서 발생하는 잡음이 전체 출력위상잡음에 추가되므로 위상잡음이 증가되는 문제점이 있다. 입력기준신호, D/A 변환기, 그리고 전압제어발진기(VCO: Voltage Controlled Oscillator)를 주요 잡음원으로 고려하여, 이것에 의한 위상잡음을 해석적으로 분석하였다. 또한 폐루프 대역과 주파수 합성 분주비(hi)에 따른 위상잡음의 변화를 연구하여 디지탈 하이브리드 위상고정루프의 위상잡음을 최소화하는 최적 폐루프 대역을 결정할 수 있다. 또한, 해석적 방법에 의한 분석 결과와 회로 시뮬레이션에 의한 결과가 동일함을 확인하였다.

위상고정회로를 사용한 AM신호 검파방식의 해석 (An Analysis of a Phase Locked AM signal Detection)

  • 문상재
    • 대한전자공학회논문지
    • /
    • 제13권5호
    • /
    • pp.24-29
    • /
    • 1976
  • Phase locked AM신호 검파방식에서는 위상고정회로를 사용하여 입력신호로부터 반송신호를 분리 재생시킨다. 입력잡음은 백색 Gaussian잡음이고, 전려제어발진기의 자유발진주파수와 입력반송신호주파수가 같다는 가정하에 위상고정회로의 동작특성을 해석하고, 본 검파방식의 신호대 잡음비를 정량적으로 고찰하였다. Phase locked AM신호 검파방식은 종래의 검파방식에 비해서 잡음의 영향을 적게 받게됨을 본 해석에서 알 수 있다. In the phase locked AM signal detection, phase locked loop is used to extract a synchronous carrier from an input AM signal. Under the assumption that input noise is white Gaussian and free-running frequency of voltage controlled oscillator is the same that of an input carrier, operational behaviours of phase locked loop is analyzed and signal to noise ratio of the detection is derived quentitatively. The results show that the phase locked AM signal detection method offers a higher degree of noise mmunity than conventional AM signal detections.

  • PDF

Oscillator with High Harmonic Suppression Using Split Quarterwave Microstrip Resonator

  • Cho, Ho-Yun;Go, Min-Ho;Jo, Yun-Hyun;Park, Hyo-Dal
    • ETRI Journal
    • /
    • 제33권1호
    • /
    • pp.125-127
    • /
    • 2011
  • This letter presents a new type of resonator, namely, the split quarterwave microstrip resonator (SQMR), to improve the poor harmonic suppression and low Q-factors in conventional quarterwave microstrip resonators. An oscillator incorporating the proposed SQMR is designed, fabricated, and tested to demonstrate that, not only the second harmonic suppression, but also the phase noise of the oscillator can be improved. The oscillator with the SQMR shows improved second harmonic suppression of -74.59 dBc and phase noise figure of merit of -169.77 dBc/Hz at 1 MHz offset.