• 한국산학기술학회논문지
• /
• 제6권3호
• /
• pp.273-277
• /
• 2005

새로이 제안된 15nm-Ni/15nm-Co의 적층구조로부터 제조된 NiCo 복합실리사이드를 실제 디바이스에 채용하기 위해, $SiO_2$ 스페이서를 가진 폴리실리콘 게이트 선폭이 $0.25\~l.5um$까지 변화하는 테스트그룹을 이용하여 30초-RTA를 이용한 실리사이드화 온도를 $700^{\circ}C\~1100^{\circ}C$까지 변화시키면서 이때 cleaning전후의 잔류금속의 생성모습을 확인하였다. RTA온도가 올라갈수록 $SiO_2$로 구성된 필드와 스페이서 상부와, 실리사이드가 형성된 게이트 상부에 $0.25{\mu}m$정도의 단축직경을 가진 타원형 잔류금속이 미로형 또는 게이트 방향으로 생성되는 특징이 있었고 동시에 응집이 많아지는 현상이 있었다. 응집이 많을수록 하부 절연층과의 반응도가 증가하여 절연특성이 저하될 수 있었고 과도한 습식제거 공정을 오래하여야 하므로 실험범위 내에서 가급적 저온 실리사이드화 열처리가 바람직하였다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.149-154
• /
• 2005

궁극적으로 게이트를 저저항 복합 실리사이드로 대체하는 가능성을 확인하기 위해 70 nm 두께의 폴리실리콘 위에 각 20nm의 Ni, Co를 열증착기로 적층순서를 달리하여 poly/Ni/Co, poly/Co/Ni구조를 만들었다. 쾌속열처리기를 이용하여 실리사이드화 열처리를 40초간 $700{\~}1100^{\circ}C$ 범위에서 실시하였다. 복합 실리사이드의 온도별 전기저항변화, 두께변화, 표면조도변화를 각각 사점전기저항측정기와 광발산주사전자현미경, 주사탐침현미경으로 확인하였다. 적층순서와 관계없이 폴리실리콘으로부터 제조된 복합실리사이드는 $800^{\circ}C$ 이상부터 급격한 고저항을 보이고, 두께도 급격히 얇아졌다. 두께의 감소는 기존의 단결정에서는 없던 현상으로 폴리실리콘의 두께가 한정된 경우 금속성분의 inversion 현상이 커서 폴리실리콘이 오히려 실리사이드 상부에 위치하여 제거되기 때문이라고 생각되었고 $1000^{\circ}C$ 이상에서는 실리사이드가 형성되지 못하였다. 이러한 결과는 나노급 두께의 게이트를 저저항 실리사이드로 만 들기 위해서는 inversion과 두께감소를 고려하여야 함을 의미하였다.

• 한국재료학회지
• /
• 제14권11호
• /
• pp.769-774
• /
• 2004

15 nm-Co/15 nm-Ni/P-Si(100)[Type I] and 15 nm-Ni/15 nm-Co/P-Si(100)(Type II) bilayer structures were annealed using a rapid thermal annealer for 40sec at $700/sim1100^{\circ}C$. The annealed bilayer structures developed into composite NiCo silicides and resulting changes in sheet resistance, composition and microstructure were investigated using Auger electron spectroscopy and transmission electron microscopy. Prepared NiCoSix films were further treated in a sequential annealing set up from $900\sim1100^{\circ}C$ with 30 minutes. The sheet resistances of NiCoSix from Type I maintained less than $7\;{\Omega}/sq$. even at the temperature of $1100{\circ}C$, while those of Type II showed about $5\;{\Omega}/sq$. with the thinner and more uniform thickness. With the additive post annealing, the sheet resistance for all the composite silicides remained small up to $900^{\circ}C$. The proposed NiCoSix films were superior over the conventional single-phased silicides and may be easily incorporated into the sub-0.1 ${\mu}m$ process.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.671-674
• /
• 2003

본 논문에서는 Cobalt interlayer 와 Titanium Nitride(TiN) capping layer를 Ni SALICIDE의 단점인 열 안정성과 sheet resistance 와 series 저항을 감소시키는데 적용하여 0.lum 급 CMOS 소자의 특성을 연구하였다. 첫째로, Ni/Si 의 interface 에 Co interlayer 를 증착하여 Nickel Silicide의 단점인 열 안정성 평가인 700℃, 30min의 furnace annealing 후에 낮은 sheet resistance와 누설전류를 줄일 수 있었다. 두번째로, TiN caping layer를 적용하여 실리사이드 형성시 산소와의 반응을 막아 실리사이드의 표면특성을 향상시켜 누설전류의 특성을 개선하였다. 결과적으로 소자의 구동전류 향상, 누설전류 저하, 낮은 면저항으로 소자의 특성을 개선하였다.

• 한국재료학회지
• /
• 제17권7호
• /
• pp.358-360
• /
• 2007

Cobalt subtitution on NiSi is investigated by using an ab-initio calculation. Firstly, a relaxed NiSi structure is calculated and the calculated lattice parameters are compared with experimentally determined lattice parameters. The calculated values are smaller than the experimental values by about 2%. As the calculation is based on 0 K, and the experimental measurement is performed at room temperature, those values are in good agreement. Next, a Co atom substitutes a Ni and Si site, respectively, to evaluate the preferable site between them. Co prefers Ni site to Si site. The calculated total energy also indicates that the Co substitution to Ni site stabilizes the NiSi structure. Therefore, the thermal stability of NiSi with Co addition can be achieved by the structure stabilization of NiSi by Co substitution into Ni site of NiSi.

• 한국산학기술학회논문지
• /
• 제8권1호
• /
• pp.25-32
• /
• 2007

코발트 니켈 합금형 실리사이드 공정에서 단결정실리콘과 다결정실리콘 기판에 자연산화막이 있는 경우 나노급 두께의 코발트 니켈 합금 금속을 증착하고 실리사이드화하는 경우의 반응 안정성을 확인하였다. 4인치 P-type(100)Si 기판 전면에 poly silicon을 입힌 기판과 single silicon 상태의 두 종류 기판을 준비하고 두께 4 nm의 자연산화막이 있는 상태에서 10 nm 코발트 니켈 합금을 니켈의 상대조성을 $10{\sim}90%$로 달리하며 열증착하였다. 통상의 600, 700, 800, 900, 1000, $1100^{\circ}C$ 각 온도에서 실리사이드화 열처리를 시행 후 잔류 합금층을 제거하고, XRD(X-ray diffraction)및 FE-SEM(Field emission scanning electron microscopy), AES(Auger electron spectroscopy)를 사용하여 실리사이드가 생겼는지 확인하였다. 마이크로라만 분석기로 실리사이드 반응시의 실리콘 층의 잔류 스트레스도 확인하였다. 자연산화막이 존재하는 경우 실리사이드 반응이 진행되지 않았고, 폴리실리콘 기판과 고온에서는 금속과 산화층의 반응잔류물이 생성되었다. 단결정 기판의 고온열처리에서는 실리사이드 반응이 없더라도 핀홀이 발생할 수 있는 정도의 열스트레스가 존재하였다. 코발트 니켈 복합실리사이드 공정에서는 자연산화막을 제거하는 공정이 필수적이었다.