• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 B
• /
• pp.1193-1195
• /
• 2004

Ozone gas is one of the strongest oxidizing and bleaching agents which leave no residues harmful to the global environment. In recent years, the ozone generator has been widely utilized, However, it has been known that a broader application of ozone is hindered primarily because of its low efficiency of generation. Thus, it is more indispensable to improve actual system efficiency of the silent discharge type ozonizer using high frequency inverter. This paper presents a multi level resonant ozone power regulation by association of high frequency transformers and full bridge invert. And proposed resonant inverter system can generate continuous output voltage. can control linearly quantity of ozone gas. This invert that add PWM forms within square forms of output voltage about one level range. The power regulation characteristics and operating performances of silent discharge (SD)type ozone generating tube load driven by this load proposed inverter using FET modules are illustrated from a practical point of view, which can operate under stable conditions of basic level and PWM hybrid control strategy implemented DSP(2406). The effectoveness of propsed invert type ozonizer is proved by experiment results.

• 한국정보통신학회논문지
• /
• 제12권11호
• /
• pp.2015-2021
• /
• 2008

최근 태양광 발전시스템 등 낮은 전압을 발생하는 전원소스를 이용하여 높은 승압효과를 얻기 위한 멀티레벨 인버터에 대한 관심이 높아지고 있다. 본 연구에서는 DC/DC의 출력전압 리플 저감을 위한 새로운 구조의 다중레벨 DC/DC 컨버터를 제안한다. 제안된 컨버터는 Buck컨버터를 직렬로 연결하여 다중전압을 발생하는 구조를 취함으로 기존의 Buck 컨버터에 비하여 출력 전압의 리플을 저감할 수 있었다. 또한 FPGA 기반 멀티레벨 인버터용 스위칭 함수를 구현하고자 하였다.

• 전력전자학회논문지
• /
• 제14권6호
• /
• pp.514-521
• /
• 2009

본 논문은 다이오드 클램프형 3-레벨 IGBT 인버터에 적용 가능한 새로운 방식의 과전압 방지 스너버에 관한 것이다. 일반적으로 전력변환장치는 스위칭 소자에 발생하는 과전압을 감소시키기 위해 스너버 회로를 포함하고 있다. 하지만 다이오드 클램프형 멀티레벨 인버터는 스위칭 소자가 직렬로 연결되어 있기 때문에 과전압 방지 스너버를 구성하기 힘든 문제점이 있다. 본 논문에서는 스텝-다운 DC-DC 컨버터에 적용 가능한 과전압 방지 스너버의 특성을 이용하여 다이오드 클램프형 3-레벨 인버터에 과전압 방지 스너버를 구성하려 할 때 발생하는 문제점을 분석하고 분석 결과를 토대로 다이오드 클램프형 3-레벨 인버터에 적용할 수 있는 새로운 구조의 스너버를 제안하였다. 제안한 방식에 대한 특성을 해석하였고, 실험을 통하여 효용성을 입증하였다.

• Journal of Power Electronics
• /
• 제18권1호
• /
• pp.116-128
• /
• 2018

Conventionally, in order to reduce the ac components of the dc-link capacitors of the two-level Half-Bridge Voltage Source Inverter (HB-VSI), high dc-link capacitances are required. This necessitates the employment of short-lifetime and bulky electrolytic capacitors. In this paper, an analysis for the performance of low dc-link capacitances-based HB-VSI is presented to elucidate its ability to generate an enhanced fundamental output voltage magnitude without increasing the voltage rating of the involved switches. This feature is constrained by the load displacement factor. The introduced enhancement is due to the ac components of the capacitors' voltages. The presented approach can be employed for multi-phase systems through using multi single-phase HB-VSI(s). Mathematical analysis of the proposed approach is presented in this paper. To ensure a successful operation of the proposed approach, a closed loop current controller is examined. An expression for the critical dc-link capacitance, which is the lowest dc-link capacitance that can be employed for unipolar capacitors' voltages, is derived. Finally, simulation and experimental results are presented to validate the proposed claims.

• 조명전기설비학회논문지
• /
• 제23권12호
• /
• pp.136-145
• /
• 2009

고속 철도 추진시스템의 고속화 및 급전시스템의 전력 품질향상을 위한 연구가 현재 활발히 진행되고 있으며 이를 위한 멀티레벨 전력변환기를 적용한 고속전철 추진시스템의 연구가 필요하다. 본 논문은 멀티레벨 전력변환기의 제어기법 및 공간전압벡터 변조기법(Space Vector PWM, SVPWM)의 모델을 제안한다. 단상 컨버터 제어방식으로는 널리 사용되고 있는 순시치 전류제어 방식을 대신하여, 과도상태 개선 및 제어 속응성을 향상시키기 위하여 동기좌표계에서의 전류 제어 방식을 사용한 제어기법을 적용하였으며, 단상 멜티레벨 컨버터 및 3레벨 인버터에 적용되는 SVPWM기법의 시뮬레이션 모델을 제안하고 인버터 축소모델을 통하여 모델링의 타당성을 보인다.

• 전력전자학회논문지
• /
• 제11권2호
• /
• pp.135-141
• /
• 2006

본 논문은 단상 멀티레벨 인버터의 LC출력 필터 설계와 변조비에 따른 고조파 분석을 수행하였다. 일반적으로 고전력 응용에 적합한 멀티레벨 인버터는 낮은 스위칭 주파수하에서 구동되므로 출력단에 큰 고조파 성분을 포함하게 된다. 이를 감소시키기 위해 출력단에 필터를 삽입하는 방법이 효과적이다. 3레벨 NPC 멀티레벨 인버터의 출력단 고조파를 감소시키기 위한 필터 설계 방안을 검토하고, 디지털 제어 방식을 위해 DSP(TMS320C31)를 사용하였다. 또한 필터의 설계예시를 보였고, 설계된 시스템의 타당성을 시뮬레이션과 실험을 통해 입증하였다.

• 조명전기설비학회논문지
• /
• 제22권12호
• /
• pp.64-70
• /
• 2008

종래의 준 랜덤 주파수 캐리어(PRC : Pseudo-Randomized Frequency Carrier) 변조기법을 3상 H-브리지 멀티레벨 인버터(HBML: H-Bridge Multi-Level Inverter)에 적용하는 경우, 스위칭 주파수의 2배 주파수 영역에서 큰 스펙트럼 클러스터가 그대로 존재하는 문제점이 있다. 본 연구에서는 서로 2배의 주파수 비율을 갖는 2개의 고정주파수 삼각파 캐리어와 3단계 멀티플렉서(MUX : Multiplexer)를 이용하여 종래의 PRC기법의 고조파 스펙트럼 확산 효과를 개선하였다. 제안된 기법은 1.5[kw]급 3상 HBML인버터 구동시스템에 적용하였으며, 종전의 방법과 제안된 방법의 전압 및 전류 고조파 스펙트럼을 비교 검토하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.195-198
• /
• 2008

최근 태양광 발전시스템 등 낮은 전압을 발생하는 전원소스를 이용하여 높은 승압효과를 얻기 위한 멀티레벨 인버터에 대한 관심이 높아지고 있다. 본 논문은 FPGA 기반 멀티레벨 인버터용 스위칭 함수를 구현하고자 한다. FPGA는 프로그램 가능한 로직 디바이스로써 풀 디지털 스위칭함수를 구현하는 효율적이다. 본 논문에서는 FPGA 기반 스위칭 함수를 구현하기 위해서 마이크로프로세서로부터 출력되는 클럭과 동기신호로 독립적으로 구동이 되도록 하였다.

• Journal of Power Electronics
• /
• 제18권4호
• /
• pp.1037-1050
• /
• 2018

This paper presents a novel reconfigurable selective harmonic elimination technique to control harmonics over a wide range of Modulation Indexes (MI) in Multi-Level Inverter (MLI). In the proposed method, the region of the MI is divided into various sectors and expressions are formulated with different switching patterns for each of the sectors. A memetic BBO-MAS (Biogeography Based Optimization - Mesh Adaptive direct Search) optimization algorithm is proposed for solving the Selective Harmonic Elimination - Pulse Width Modulation (SHE-PWM) technique. An experimental prototype is developed using a Field Programmable Gate Array (FPGA) and their FFT spectrums are analyzed over a wide range of MI using a fluke power logger. Simulation and experimental results have validated the performance of the proposed optimization algorithms and the reconfigurable SHE-PWM technique. Further, the sensitivity of the harmonics has been analyzed considering non-integer variations in the magnitude of the input DC sources.

• Journal of Electrical Engineering and Technology
• /
• 제10권4호
• /
• pp.1552-1557
• /
• 2015

The paper unleashes a new idea to arrive at reduced switch count topological structures configured in the form of a matrix for a cascaded Multi level inverter (CMLI). The theory encircles to minimize the number of switches involved in the conduction path and there from acclaim reduced input current distortion, lower switching losses and electromagnetic interference. The focus extends to standardize the number of power devices required for reaching different levels of output voltage from the same architecture. It includes appropriate pulse width modulation (PWM) strategy to generate firing pulses and ensure the desired operation of the power modules. The investigative study carries with it MATLAB based simulation and experimental results obtained using suitable prototypes to illustrate the viability of the proposed concept. The promising nature of the performance projects a new dimension in the use of single phase MLIs for renewable energy related applications.