• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권2호
• /
• pp.826-845
• /
• 2017

Outsourcing computation is one of the most important applications in cloud computing, and it has a huge ability to satisfy the demand of data centers. Modular exponentiation computation, broadly used in the cryptographic protocols, has been recognized as one of the most time-consuming calculation operations in cryptosystems. Previously, modular exponentiations can be securely outsourced by using two untrusted cloud servers. In this paper, we present two practical and secure outsourcing modular exponentiations schemes that support only one untrusted cloud server. Explicitly, we make the base and the index blind by putting them into a matrix before send to the cloud server. Our schemes provide better performance in higher efficiency and flexible checkability which support single cloud server. Additionally, there exists another advantage of our schemes that the schemes are proved to be secure and effective without any cryptographic assumptions.

• 전자공학회논문지SC
• /
• 제39권3호
• /
• pp.211-219
• /
• 2002

본 논문에서는 셀룰러 오토마타를 이용하여, GF(2/sup m/)상에서 모듈러 곱셈과 제곱의 연산을 m 클럭 사이클 만에 동시에 처리할 수 있는 연산기를 설계하였다. 이는 Diffie-Hellman key exchange, EIGamal과 같은 대부분의 공개키 암호화 시스템에서의 기본 연산인 유한 필드 상의 모듈러 지수승 연산기 설계에 효율적으로 이용될 수 있다. 또한 셀룰러 오토마타는 간단하고도 규칙적이며, 모듈화 하기 쉽고 계층화 하기 쉬운 구조이므로 VLSI 구현에도 효율적으로 활용될 수 있다.

• 한국정보통신학회논문지
• /
• 제22권1호
• /
• pp.100-108
• /
• 2018

512/1,024/2,048/3,072 비트의 4가지 키 길이를 지원하는 scalable RSA 공개키 암호 프로세서를 설계하였다. RSA 암호의 핵심 연산블록인 모듈러 곱셈기를 CIOS (Coarsely Integrated Operand Scanning) 몽고메리 모듈러 곱셈 알고리듬을 이용하여 32 비트 데이터 패스로 설계하였으며, 모듈러 지수승 연산은 Left-to-Right (L-R) 이진 멱승 알고리듬을 적용하여 구현하였다. 설계된 RSA 암호 프로세서를 Virtex-5 FPGA로 구현하여 하드웨어 동작을 검증하였으며, 512/1,024/2,048/3,072 비트의 키 길이에 대해 각각 456,051/3,496,347/26,011,947/88,112,770 클록 사이클이 소요된다. $0.18{\mu}m$ CMOS 표준셀 라이브러리를 사용하여 100 MHz 동작 주파수로 합성한 결과, 10,672 GE와 $6{\times}3,072$ 비트의 메모리로 구현되었다. 설계된 RSA 공개키 암호 프로세서는 최대 동작 주파수는 147 MHz로 예측되었으며, 키 길이에 따라 RSA 복호 연산에 3.1/23.8/177/599.4 ms 가 소요되는 것으로 평가되었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권4호
• /
• pp.223-230
• /
• 2006

가산기를 이용하여 몽고메리 곱셈을 수행하는 모듈라 곱셈기를 구현하는 방법은 선택한 가산기의 종류에 따라 달라진다. 가산기로 CPA를 사용하는 경우는 캐리 전파 문제가 발생되며, CSA를 사용하는 경우는 최종 결과 보정이 요구된다. 다정도 CSA는 CSA와 CPA를 접목함으로써 이 두 문제를 동시에 해결한 방식이다. 본 논문에서는 기존의 다정도 CSA의 캐리 체인 구조를 변경함으로써, 하드웨어 자원과 수행시간을 동시에 감소시킨 새로운 방식을 제안하였다. 결과적으로, 모듈라 곱셈기를 반복 사용하여 큰 정수의 곱셈과 멱승을 수행하는 모듈을 기존의 방식보다 더 빠르고 더 작게 구현할 수 있다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1997년도 종합학술발표회논문집
• /
• pp.221-231
• /
• 1997

본 논문에서는 고속 멱승을 위한 모듈라 곱셈기를 시스토릭 어레이로 설계한다. Montgomery 알고리듬 및 시스토릭 어레이 구조를 분석하고 공통 피승수 곱셈 개념을 사용한 변형된 Montgomery 알고리듬에 대해 시스토릭 어레이 곱셈기를 설계한다. 제안 곱셈기는 각 처리기 내부 연산을 병렬화 할 수 있고 연산 자체도 간단화 할 수 있어 시스토릭 어레이 하드웨어 구현에 유리하며 기존의 곱셈기를 사용하는 것보다 멱승 전체의 계산을 약 0.4배내지 0.6배로 감소시킬 수 있다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1998년도 종합학술발표회논문집
• /
• pp.137-147
• /
• 1998

RSA 암호 시스템에서 512비트 이상의 큰 정수 소수의 모듈라 멱승 연산이 필요하기 때문에 효율적인 암호화 및 복호화를 위해서는 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 모듈라 감소를 실행하고 carry-save 덧셈과 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 및 감소 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 모듈라 멱승 연산 프로세서를 논리 자동 합성 기법을 바탕으로 하는 탑다운 선계 방식으로 VHDL을 이용하여 모델링하고 SYNOPSIS 툴을 이용하여 합성 및 검증한 후 XILINX XC4025 FPGA에 구현하여 성능을 평가 및 분석한다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1996년도 종합학술발표회논문집
• /
• pp.151-159
• /
• 1996

본 논문에서는 right-to-left 형태의 멱승 연산에 적합한 고속 모듈라 감소 알고리듬을 제안하고 이를 여러 멱승 방식에 적용했을 경우의 계산 속도 및 메모리 사용효율을 기존의 방식들과 비교하였다. 분석 결과, 기존의 방식보다 고속으로 멱승을 수행할 수 있고 m-ary 방식이나 window 방식에서는 사용 메모리를 줄일 수 있다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2003년도 춘계학술발표대회논문집
• /
• pp.1-4
• /
• 2003

모듈러 멱승은 주어진 값 X, E, N에 대하여 $X^{E}$ mod N으로 정의 된다. 모듈러 멱승은 대부분의 공개키 암호시스템과 전자서명에 사용되므로, 이 연산을 빠르게 수행하는 문제는 암호학 분야에서 중요하게 연구되고 있다. 본 논문에서는 모듈러 멱승을 효율적으로 계산하기 위하여, 멱승 계산을 위한 일반화된 그래프 모델을 제시하였다. 이 모델은 기존의 방법들을 대부분 포용할 수 있으며, 특히 새로운 방법을 개발하는데 유용할 것이다. 이 모델의 장점을 정당화하기 위하여 기존 알고리즘 중 가장 성능이 좋은 VLNW(Variable Length Nonzero Window)방법과 실험을 통하여 비교하였으며, 확장성이 높음을 확인하였다.

• 한국통신학회논문지
• /
• 제27권9C호
• /
• pp.861-870
• /
• 2002

본 논문에서는 RSA 암호 알고리즘의 연산속도 문제에 초점을 맞추어 동작속도를 향상시키고 가변길이 암호화가 가능하도록 하는 새로운 구조의 1024-비트 RSA 암호시스템을 제안하고 이를 하드웨어로 구현하였다. 제안한 암호시스템은 크게 모듈러 지수승 연산 부분과 모듈러 곱셈 연산 부분으로 구성되었다. 모듈러 지수승 연산은 제곱 연산과 단순 곱셈 연산을 병렬적으로 처리할 수 있는 RL-이진 방법을 개선하여 적용하였다. 그리고 모듈러 곱셈 연산은 가변길이 연산과 부분 곱의 수를 감소하기 위해서 Montgomery 알고리즘에 4 단계 CSA 구조와 기수-4Booth 알고리즘을 적용하였다. 제안한 RSA 암호시스템은 하이닉스 0.35$\mu\textrm{m}$ Phantom Cell Library를 사용하여 하드웨어로 구현하였고 최대 1024-비트까지 가변길이 연산이 가능하였다. 또한 소프트웨어로 RSA 암호시스템을 구현하여 하드웨어 시스템의 검증에 사용하였다. 구현된 하드웨어 RSA 암호시스템은 약 190K의 게이트 수를 나타내었으며, 동작 클록 주기는 150MHz이었다. 모듈러스 수의 가변길이를 고려했을 때, 데이터 출력률은 기존 방법의 약 1.5배에 해당한다. 따라서 본 논문에서 제안한 가변길이 고속 RSA 암호시스템은 고속 처리를 요구하는 각종 정보보호 시스템에서의 사용 가능성을 보여주었다.

• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.87-92
• /
• 2006

[ $AB^2$ ]연산은 공개키 암호화 시스템을 위한 효율적인 기본 연산으로 알려져 있고 이를 위한 다양한 하드웨어가 설계되었다. 그러나 이들 구조들은 암호학적 응용에 사용되기에는 구조복잡도가 크다는 문제점이 있었다. 본 논문에서는 GF($2^m$)상에서 공간 효율적인 분할된 $AB^2$ 시스톨릭 모듈러 곱셈기를 설계한다. MSB $AB^2$ 모듈러 곱셈 알고리즘으로부터 데이터 의존 그래프를 유도하고 유도된 의존 그래프를 1/3로 분할함으로서 공간 효율적인 분할된 $AB^2$ 시스톨릭 곱셈기를 설계한다. 본 논문에서 제안한 곱셈기는 기존의 곱셈기와 비교하여 2/3정도의 구조 복잡도를 줄일 수 있다. 본 논문에서 제안한 구조는 크기에 제한을 갖는 스마트 카드 등에서 사용될 공개키 암호의 핵심이 되는 지수기의 구현을 위한 효율적인 기본구조로 사용될 수 있을 것이다.