• 한국건설관리학회논문집
• /
• 제18권6호
• /
• pp.38-46
• /
• 2017

최근 전 세계적으로 다양한 유형의 재난이 발생하고 있으며, 재난으로 인한 피해를 최소화하기 위한 재난관리 체계구축의 중요성이 대두되고 있다. 국내에서도 마우나리조트, 세월호 사건 이후 국민안전처 신설, 국가안전관리기본계획 발표 등 재난안전과 관련하여 많은 정책적 개선을 추진하였으며, 재난거점병원을 확충하는 등 시설 확보에도 많은 노력을 기울였다. 그러나 미국, 유럽, 일본 등 선진국과 비교하여 인구 당 응급의료시설이 부족한 실정이며, 재난 시 다양한 기관의 미흡한 협조체계로 효율적 재난관리가 이행되지 못하고 있는 실정이다. 따라서 본 연구에서는 재난상황에 요구되는 응급의료시설의 효율적 구축과 체계적 운영방안을 제시하고자 하며, 이를 위해 선진국 대비 국내 응급의료시설의 현황을 파악하고, 재난현장 응급의료시설 유형 및 상황별 구축 방안을 제시하고자 한다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제20권9호
• /
• pp.519-524
• /
• 2014

독립적인 전자 장비들을 모듈화하여 하나로 통합한 시스템에 탑재되는 운영체제는 안정성 보장을 위해 파티셔닝 기술을 갖추어야 한다. 기존 운영체제에 파티셔닝 기술을 접목하기 위해서는 기존 스케줄러를 파티션 스케줄러로 확장해야한다. 특히 낮은 성능과 적은 메모리를 사용하는 우주용 시스템과 같은 임베디드 시스템에 적용하기 위해서는 스케줄러 확장시 성능적인 측면뿐만 아니라 메모리적인 측면도 고려해야한다. 본 논문에서는 파티션 비트맵을 이용한 메모리 효율적인 리눅스 파티션 스케줄러를 제안한다. 제안한 파티션 스케줄러는 구현시 적은 양의 메모리 공간을 요구하며 적은 파티션 전환 오버헤드가 발생한다. 또한 프로토타입을 LEON 4 프로세서 보드에 구현하였다. 성능평가를 통해 결과 정확성과 파티션 전환 오버헤드, 그리고 구현시 요구되는 메모리 공간 및 추가되는 소스코드의 양을 확인하였다.

• Journal of Power Electronics
• /
• 제10권1호
• /
• pp.9-13
• /
• 2010

This paper proposes an input-series-output-parallel connected ZVS full bridge converter with interleaved control for photovoltaic power conditioning systems (PV PCS). The input-series connection enables a fully modular power-system architecture, where low voltage and standard power modules can be connected in any combination at the input and/or at the output, to realize any given specifications. Further, the input-series connection enables the use of low-voltage MOSFETs that are optimized for a very low RDSON, thus, resulting in lower conduction losses. The system costs decrease due to the reduced current, and the volumes of the output filters due to the interleaving technique. A topology for a photovoltaic (PV) dc/dc converter that can dramatically reduce the power rating and increase the efficiency of a PV system by analyzing the PV module characteristics is proposed. The control scheme, consisting of an output voltage loop, a current loop and input voltage balancing loops, is proposed to achieve input voltage sharing and output current sharing. The total PV system is implemented for a 10-kW PV power conditioning system (PCS). This system has a dc/dc converter with a 3.6-kW power rating. It is only one-third of the total PV PCS power. A 3.6-kW prototype PV dc/dc converter is introduced to experimentally verify the proposed topology. In addition, experimental results show that the proposed topology exhibits good performance.

• 한국공간구조학회논문집
• /
• 제17권4호
• /
• pp.59-68
• /
• 2017

This paper aims at finding some lessons applicable to successful implementation of 'The 3D Printing R/D Project' through both examining the process of adopting overseas industrialized housing production technological knowhow by home builders during the 1970's~1980's period and thereafter until now the various efforts to adjust the technologies efficiently to the Korea's unique situation. Some meaningful lessons can be summarized as follows; I) Deep understanding of 3DP technological know-why along with its inheritance, II) Readjusting of R/D period and goals(cf. Global leader Winsun's 15 years experiment), III) Restructuring for more collaborative R/D B&E system among participating researchers IV) Fostering 3DP expert-engineers and technicians from the early stage, V) Clearing legal barriers in users' adopting 3DP methods necessary, VI) Development of appropriate building material besides concrete. Therefore, it is highly recommended that the above-mentioned 6 lessons positively accepted and applied to the Research Implementation Plan in due course, especially by KICT consortium and KAIA under the guidance of Ministry of Land, Infrastructure and Transport.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.49-54
• /
• 2008

유한체 연산 기반의 암호시스템에서 곱셈 연산은 가장 주된 연산부로 구성된다. 또한 곱셈기 설계 환경의 자원이 제약적인 경우 비트-직렬 구조가 많이 고려된다. 본 논문은 기존의 비트-직렬 곱셈기에 비하여 작은 시간 복잡도를 가지는 삼항 기약 다항식 기반의 유한체 고속 비트-직렬 곱셈기를 제안한다. 제안하는 두 가지 타입의 곱셈기는 기존의 곱셈기에 비하여 시간 복잡도면에서는 모두 효율적이고, Interleaved 곱셈기의 $m{\cdot}MUL+2m{\cdot}ADD$ 시간지연 보다 작은 $(m+1){\cdot}MUL+(m+1){\cdot}ADD$ 시간 지연만으로 수행이 가능하다. 따라서 확장체의 표수가 작은 타원곡선 암호 시스템, 페어링 기반의 암호시스템에서 고속 동작가능하며, 표수가 2 또는 3인 경우 기존의 곱셈기 보다 대략 2배 빠르게 동작한다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.23-30
• /
• 2008

최근 페어링 기반의 암호시스템에 대한 연구가 활발히 진행되고 있으며, 암호시스템의 효율성은 기존의 공개키 암호시스템과 같이 유한체에 의존한다. 페어링 기반의 암호시스템의 경우 주로 GF($3^m$)에서 고려되며 유한체 연산에서 곱셈 연산이 효율성에 가장 큰 영향을 미친다. 본 논문에서는 삼항 기약다항식 기반의 새로운 GF($3^m$) MSD-first Digit-Serial 곱셈기를 제안한다. 제안하는 MSD-first Digit-Serial 곱셈기는 모듈러 감산 연산부를 병렬화하여 공간복잡도는 기존의 결과와 거의 같으나 Critical Path Delay가 기존의 1MUL+(log ${\lceil}n{\rceil}$+1)ADD에서 1MUL+(log ${\lceil}n+1{\rceil}$)ADD으로 감소한다. 따라서 Digit이 $2^k$가 아닌 경우 1번의 덧셈에 대한 시간 지연이 감소한다.

• 정보처리학회논문지D
• /
• 제9D권6호
• /
• pp.1091-1096
• /
• 2002

이 논문은 단백질 상호작용 데이터베이스 개발에 관해 기술한다. 개발된 시스템의 특징으로서는 첫째, 생물학자들의 직접적인 실험을 통해 얻어진 단백질 상호작용 및 유전인자 데이터를 제공한다. 둘째, 생물학적으로 관련 있는 다양한 형식의 데이터를 wrapper를 통해 광범위하게 분포된 웹사이트들로부터 추출한다. 셋째, 다양한 웹 데이터들 간의 어휘적, 의미적 이질성을 완화하기 위해 wrapper-mediator에 의한 계층적 모듈 구조를 이용하여 추출된 데이터는 통합 과정을 거친 후, 데이터베이스 저장 및 검색을 가능하게 하였다. 현재까지, 주어진 약 11,500 단백질들에 대해, 생물적으로 의미 있는 데이터를 약 40% 정도 데이터베이스 화 했다. 본 개발된 시스템은 프로티오믹스 연구에서 데이터 분석에 유용할 것으로 기대된다.

• 한국시뮬레이션학회논문지
• /
• 제29권2호
• /
• pp.63-72
• /
• 2020

다양한 무기체계 중 대표적인 지상 무기체계인 전차는 각국의 핵심 전력 중 하나로, 전차의 운용 개념과 효과도 분석을 통해 과학적 분석 기반의 비용 효과적인 연구개발을 할 수 있다. 이를 위하여 교전 시뮬레이션 기술이 활용될 수 있는데, 전차 무기체계를 모델링함에 있어 전차의 기동, 통신 등과 같은 물리적인 요소뿐만 아니라, 운용교리를 반영한 효과분석을 위하여 전차장 등의 의사결정을 모델링하는 논리 모델도 중요하다. 이 논문에서는 무기체계 통합시뮬레이션 소프트웨어(AddSIM)에서 제공하는 무기체계 모델의 표준 아키텍처인 기본체계모델(Base System Model, BSM)에 맞추어 전차 교전 시뮬레이션에 필요한 전차 BSM 설계방법에 대하여 논한다. 특히 논리 모델을 인간 의사결정 모델에 근거하여 세분화하였으며, DEVS 형식론이라는 수학적 형식론에 기반한 정형적인 모델링 방법으로 모델링하였다. 그 결과 전차 BSM을 계층적이고 모듈화된 형태로 제안하였다. 제안하는 방법은 향후 우리 군의 전차 운용 개념 연구와 전차의 효과분석 등에 활용될 것으로 기대된다.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2004년도 학술대회지
• /
• pp.108-113
• /
• 2004

Marinas are often located in prime port side locations. hi Korea these locations are already developed and reclamation of the existing properties poses many difficulties and financial overhead. Also, to develop a standard marina in Korea with tide ranges up to 6 meters would require considerable dredging and reclamation works needing long lead times and large SOC costs. The Ocean Space's floating marina system is an independent offshore floating static level system that does not require fixed location breakwaters. The entire marina floats with the tide giving a calm consistent berthing condition for vessels irrespective of the surrounding tide and weather conditions. The floating marina system provides also for all of functions needed to marina comprising a breakwater to protect the vessels, the pontoon system to house the vessels, a dub house and retail tourism precinct, fuel reservoir and associated support facilities in a turn key self contained unit. The modular nature of the system will mean that initial demand can be met with simple units and then further modules can be added quite easily without the related expansion difficulties or infrastructure. This paper contains the main characteristics of the floating marina system and tire design process of the structure. The mooring, motion & stability analysis, the overall & local structural design and the mooring & anchor system design are introduced in this paper.

• 전자공학회논문지C
• /
• 제35C권10호
• /
• pp.22-29
• /
• 1998

본 논문에서는 휴대용 영상신호처리 시스템에 집적화할 수 있는 전류예측기와 모듈형 기준전류원을 이용한 10비트 저전력 전류구동 CMOS A/D 변환기를 설계하였다. 전류예측기와 모듈형 기준 전류원을 사용함으로써 2단 플래시구조를 갖는 A/D 변환기에 비해 비교기와 기준전류원의 개수를 줄일 수 있게 되었고, 따라서 설계된 A/D변환기의 저전력 동작이 가능하였다. 설계된 10비트 저전력 전류구동 CMOS A/D 변환기는 0.6㎛ n-well single-poly triple metal CMOS 공정을 사용하여 제작되었다. +5V 단일 공급전압하에서 동작할 때 측정된 전력소모는 94.4mW이며, 아날로그 입력 전류범위는 16㎂에서 528㎂로 측정되었으며, INL과 DNL은 각각 ±1LSB, ±0.5LSB이하로 나타났다. 또한 10MSamples/s의 변환속도를 나타내었고, 제작된 10비트 전류구동 CMOS 4/D 변환기의 유효 칩면적은 1.8㎜ x 2.4㎜이다.