• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.408-412
• /
• 2018

이 논문에서는 40nm CMOS 공정을 이용하여 제작된 26GHz 가변 이득 증폭기에 대한 연구를 수행하였다. 79GHz를 사용하는 자동차 레이더의 경우 주파수 특성상 회로 전체를 79GHz로 설계 및 매칭 하기 보다는 Down conversion 하여 낮은 주파수대역으로 구동하거나 Up conversion 전에 낮은 주파수 대역을 이용하는 것이 설계 및 구동에 유리하다. 실제적으로 TTD(True Time Delay)를 통해 시간지연을 이용하는 Phased Array System 의 경우에도 현재 기술로는 낮은 주파수로 Down conversion하는 것이 오차를 줄이고 실제적 시간지연을 구현하는데 좋다. 79GHz 주파수의 1/3인 26GHz 주파수 대역에서 동작하는 VGA(Variable Gain Amplifier)에 대하여 설계하였고 1-stage의 cascode amplifier 형태로 구성된 회로에서 VDD : 1V, Bias 0.95V, S11은 < -9.8dB(Mea. High gain mode), S22 <-3.6dB(Mea. High gain mode), Gain : 2.69dB(Mea. High gain mode), P1dB : -15 dBm (Mea. High gain mode) 로 설계되었다. Low gain mode 에서는 S11은 < -3.3dB(Mea. Low gain mode), S22 < -8.6dB(Mea. Low gain mode), Gain : 0dB(Mea. Low gain mode), P1dB : -21 dBm (Mea. Low gain mode)로 설계되었다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.45-49
• /
• 2009

본 논문에서는 900Mhz 대역의 UHF RFID에서 직접변환방식의 LNA/Mixer를 설계하였다. 설계된 회로는 3.3V로 동작하며, 0.18um CMOS 공정으로 구현되었다. 본 논문은 높은 self jamming 신호를 극복하기 위해 공통게이트 입력 구조를 사용하였으며, 고이득, 저이득의 두 가지 동작 모드를 갖도록 설계되었다 측정결과, 설계된 LNA/Mixer는 고이득 모드와 저이득 모드에서 각각 4dBm과 11dBm의 입력 p1dB를 갖고, 12dB와 3dB의 변환이득을 갖는다. 또한, 두 가지 모드에서 각각 60mW와 79mW의 전력을 소비하며, 16dB와 20dB의 잡음지수를 갖는다.

• 전기학회논문지
• /
• 제57권7호
• /
• pp.1254-1259
• /
• 2008

A new CMOS current-mode integrator for low-voltage analog integrated circuit design is presented. The proposed current-mode integrator is based on cross-coupled gain-boosting topology. When it is compared with that of the typical current-mirror type current-mode integrator, the proposed current-mode integrator achieves high current gain and unity gain frequency with the same transistor size. As a application circuit of the proposed integrator, we designed the 1.8V 200MHz band current-mode lowpass filter. These are verified by Hspice simulation using $0.18{\mu}m$ CMOS technology.

• 제어로봇시스템학회논문지
• /
• 제9권9호
• /
• pp.664-668
• /
• 2003

A new sliding mode control method based on the lower bound of control gain is presented. Although the magnitube of the proposed control input is larger than that of the conventional control input using both lower and upper bounds, the positive-negative exchanging chattering is reduced and reaching mode is shorter. Because the proposed scheme needs only the lower bound of control gain, it is applicable to the system whose upper bound of control gain is doubtful to determine such as the control gain depends on the system states. It is proved that the proposed control method guarantees the sliding condition. The analysis of differences between the conventional method and the proposed method is given. The validity of the proposed control strategy is shown through a 2nd-order nonlinear system example.

• 한국통신학회논문지
• /
• 제17권8호
• /
• pp.867-880
• /
• 1992

본 논문에서는 갈륨비소 연산 증폭기의 입력단 설계에 있어서 기초가 되는 차동 증폭기에 사용될 이득 증가 기법을 적용한 단일 증폭기와 새로운 구성의 전류 미러를 설계하였다.차동 전압 이득을 높이기 위하여 단일 증폭기의 bootstrap 이득 증가 기법을 이용하여 차증 증폭기를 구성하였다. 차동 증폭기에 사용되는 정전류원으로서 주파수 특성이 우수한 선형 역상 전류 미러를 사용하여 회로의 안정화를 꾀하였다. 또한, 동상 전압 이득을 감소시키기 위하여 common mode feedback을 사용함으로써 차동 증폭기의 성능 평가에 있어서중요한 CMRR을 높였다.PSPICE를 통한 시뮬레이션 결과, 기본 단일 증폭기의 이득은 29.dB인데 비하여 새로 설계된 new bootstrapped 이득 증가 기법을 사용한 경우에는 57.67db로써 이득이 28.26dB 개선되었음을 알 수 있었다. 또한, 본 논문에서 설계한 차동 증폭기는 차동 이득이 57.66dB, CMRR이 83.98dB로써 기존의 논문보다 향상되었고 주파수 특성면에서도 차단 주파수가 23.26GHz로써 우수함을 입증하였다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제49권2호
• /
• pp.116-119
• /
• 2000

A hybrid SOI bipolar-mode field effect transistor (BMFET) is proposed to improve the current gain. The device characteristics are analyzed and verified numerically for BMFET mode, DMOS mode, and hybrid mode by MEDICI simulation. The proposed SOI BMFET exhibits 30 times larger current gain in hybrid-mode operation by connecting DMOS gate to the p+ gate of BMFET structure as compared with the conventional structure without sacrifice of breakdown voltage and leakage current characteristics. This is due to the DMOS-gate-induced hybrid effect that lowers the barrier of p-body and reduces the charge in p-body.

• 제어로봇시스템학회논문지
• /
• 제6권1호
• /
• pp.8-14
• /
• 2000

In this paper, three adaptive sliding mode control algorithms, which self-tune both the sliding mode gain and the boundary layer thickness, are proposed. The first algorithm uses a gain adaptation rule is combined with the boundary layer thickness adaptatioin rule to satisfy the sliding condition. In the third algorithm, the computation burden of the second algorithm is reduced further, and therefore no extra cost is required for real-time implementation. Due to the mixed sliding mode gain and the boundary layer thickness adaptation scheme, the tracking error and the chattering of the control input can be reduced greatly.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.675-681
• /
• 2016

A 41dB gain control range $6^{th}$-order band-pass receiver front-end (RFE) using CMOS switched frequency translated impedance (FTI) is presented in a 40 nm CMOS technology. The RFE consists of a frequency tunable RF band-pass filter (BPF), IQ gm cells, and IQ TIAs. The RF BPF has wide gain control range preserving constant filter Q and pass band flatness due to proposed pre-distortion scheme. Also, the RF filter using CMOS switches in FTI blocks shows low clock leakage to signal nodes, and results in low common mode noise and stable operation. The baseband IQ signals are generated by combining baseband Gm cells which receives 8-phase signal outputs down-converted at last stage of FTIs in the RF BPF. The measured results of the RFE show 36.4 dB gain and 6.3 dB NF at maximum gain mode. The pass-band IIP3 and out-band IIP3@20 MHz offset are -10 dBm and +12.6 dBm at maximum gain mode, and +14 dBm and +20.5 dBm at minimum gain mode, respectively. With a 1.2 V power supply, the current consumption of the overall RFE is 40 mA at 500 MHz carrier frequency.

• 전력전자학회논문지
• /
• 제27권4호
• /
• pp.356-366
• /
• 2022

This paper presents a mode transition method that applies frequency compensation technique of an LLC resonant converter for stable mode transition. LLC resonant converters used in various applications require high efficiency and high power density. However, because of circuit property, a wider voltage gain range equates to a greater circuit loss, so maintaining high efficiency at all voltage gain ranges is difficult. In this case, full bridge-half bridge mode transition method can be used, which maintains high efficiency even in a wide voltage gain range. However, this method causes damage to the circuit through overcurrent by the mode transition. This study analyzes the cause of the problem and proposes a mode transition method that applies frequency compensation technique to solve the problem. The proposed method verifies the stable transition through simulation analysis and experimental results.

• 한국산학기술학회논문지
• /
• 제10권12호
• /
• pp.3614-3621
• /
• 2009

본 논문에서는 이득 및 주파수 특성이 개선된 CMOS 저전압 전류모드 적분기가 설계되었다. 설계된 전류모드 적분기는 본 논문에서 새롭게 제안한 선형 캐스코드 회로를 기본으로 구성되었다. 제안된 전류모드 적분기는 기존의 전류미러형 전류모드 적분기의 이득(43.7dB) 및 단위이득주파수(15.2MHz) 비해서 높은 전류이득(47.8dB) 및 단위 이득 주파수(27.8MHz)의 특성을 얻을 수 있었다. 제안된 전류모드 적분기의 응용회로로써 차단주파수 7.03MHz를 갖는 5차 체비세프 저역통과 필터를 설계하였다. 설계된 모든 회로들은 1.8V-$0.18{\mu}m$ CMOS 공정파라메터로써 HSPICE를 이용하여 시뮬레이션되었다.