• 한국콘텐츠학회논문지
• /
• 제10권6호
• /
• pp.80-90
• /
• 2010

본 논문에서는 홈 네트워크 환경에서 서비스 이동성을 지원하기 위한 에이전트 구현 방안을 제안한다. 에이전트 구현을 위해 단말 에이전트와 서버 에이전트의 설계 방안을 서술하였다. 구체적으로 단말 에이전트의 사용자 인식 모듈, 시그널링 메시지 수신 및 파싱 모듈과 서버 에이전트의 시그널링 메시지 수신 및 파싱 모듈, 멀티미디어 스위칭 모듈, 메모리 관리 모듈에 대한 설계 방안을 서술하였다. 또한 사용자의 위치 관리를 위해 IP 공유기에서 관리되어야 할 파라메터를 정의하였고 이 파라메터들이 메모리에 저장될 바인딩 테이블의 구조를 설계하였다. 성능 분석을 위해서 M/M/1/K 큐잉 모델을 이용하여 메모리 크기, 차단 확률, 활용도 간의 관계를 도출하였다. 얻어진 결과로부터 서버에이전트가 탑재되는 IP 공유기에서 요구되는 메모리의 크기를 예측할 수 있음을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.281.2-281.2
• /
• 2016

Two-dimensional van der Waals (2D vdWs) materials have been extensively studied for future electronics and materials sciences due to their unique properties. Among them, black phosphorous (BP) has shown infinite potential for various device applications because of its high mobility and direct narrow band gap (~0.3 eV). In this work, we demonstrate a few-nm thick BP-based nonvolatile memory devices with an well-known poly(vinylidenefluoride-trifluoroethylene) [P(VDF-TrFE)] ferroelectric polymer gate insulator. Our BP ferroelectric memory devices show the highest linear mobility value of $1159cm^2/Vs$ with a $10^3$ on/off current ratio in our knowledge. Moreover, we successfully fabricate the ferroelectric complementary metal-oxide-semiconductor (CMOS) memory inverter circuits, combined with an n-type $MoS_2$ nanosheet transistor. Our memory CMOS inverter circuits show clear memory properties with a high output voltage memory efficiency of 95%. We thus conclude that the results of our ferroelectric memory devices exhibit promising perspectives for the future of 2D nanoelectronics and material science. More and advanced details will be discussed in the meeting.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.318-318
• /
• 2012

A graphene layer is most important materials in resent year to enhance the electrical properties of semiconductor device due to high mobility, flexibility, strong mechanical resistance and transparency[1,2]. The resistance switching memory with the graphene layer have been reported for next generation nonvolatile memory device[3,4]. Also, the graphene layer is able to improve the electrical properties of memory device because of the high mobility and current density. In this study, the resistance switching memory device with metal-oxide nano-particles embedded in polyimide layer on the graphene mono-layer were fabricated. At first, the graphene layer was deposited $SiO_2$/Si substrate by using chemical vapor deposition. Then, a biphenyl-tetracarboxylic dianhydride-phenylene diamine poly-amic-acid was spin coated on the deposited metal layer on the graphene mono-layer. Then the samples were cured at $400^{\circ}C$ for 1 hour in $N_2$ atmosphere after drying at $135^{\circ}C$ for 30 min through rapid thermal annealing. The deposition of aluminum layer with thickness of 200 nm was done by a thermal evaporator. The electrical properties of device were measured at room temperature using an HP4156a precision semiconductor parameter analyzer and an Agilent 81101A pulse generator. We will discuss the switching mechanism of memory device with metal-oxide nano-particles on the graphene mono-layer.

• 사물인터넷융복합논문지
• /
• 제10권2호
• /
• pp.125-130
• /
• 2024

모빌리티 기술의 급격한 성장으로 산업 분야의 수요는 차량 내에 다양한 장비와 센서의 데이터를 안정적으로 처리할 수 있는 저장장치를 요구하고 있다. NAND 플래시 메모리는 외부에 강한 충격뿐만 아니라 저전력, 빠른 데이터 처리 속도의 장점이 있기 때문에 모빌리티 환경의 저장장치로 활용되고 있다. 그러나 플래시 메모리는 고온에 장기 노출될 경우 데이터 손상이 발생할 수 있는 특징이 있다. 따라서 태양 복사열 등 날씨나 외부 열원에 의한 고온 노출이 빈번한 모빌리티 환경에서는 온도를 관리하기 위한 전용 시스템이 필요하다. 본 논문은 모빌리티 환경에서 저장장치 온도 관리하기 위한 전용 온도 관리 시스템을 설계한다. 설계한 온도 관리 시스템은 전통적인 공기 냉각 방식과 수 냉각방식의 기술을 하이브리드로 적용하였다. 냉각 방식은 저장장치의 온도에 따라 적응형으로 동작하도록 설계하였으며, 온도 단계가 낮을 경우 동작하지 않도록 설계하여 에너지 효율을 높였다. 마지막으로 실험을 통해 각 냉각방식과 방열재질의 차이 따른 온도 차이를 분석하였고, 온도 관리 정책이 성능을 유지하는데 효과가 있음을 증명하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.169-174
• /
• 2014

As a versatile processing method for nanoscale memory integration, laser-induced epitaxial growth is proposed for the fabrication of vertical Si channel (VSC) transistor. The fabricated VSC transistor with 80 nm gate length and 130 nm pillar diameter exhibited field effect mobility of $300cm^2/Vs$, which guarantees "device quality". In addition, we have shown that this VSC transistor provides memory operations with a memory window of 700 mV, and moreover, the memory window further increases by employing charge trap dielectrics in our VSC transistor. Our proposed processing method and device structure would provide a promising route for the further scaling of state-of-the-art memory technology.

• Journal of Computing Science and Engineering
• /
• 제9권3호
• /
• pp.155-162
• /
• 2015

The last decade has seen a rapid growth in the use of mobile devices all over the world. With an increasing use of mobile devices, mobile applications are becoming more diverse and complex, demanding more computational resources. However, mobile devices are typically resource-limited (i.e., a slower-speed CPU, a smaller memory) due to a variety of reasons. Mobile users will be capable of running applications with heavy computation if they can offload some of their computations to other places, such as a desktop or server machines. However, mobile users are typically subject to dynamically changing network environments, particularly, due to user mobility. This makes it hard to choose good offloading decisions in mobile environments. In general, users' mobility can provide some hints for upcoming changes to network environments. Motivated by this, we propose a mobility model of each individual user taking advantage of the regularity of his/her mobility pattern, and develop an offloading decision-making technique based on the mobility model. We evaluate our technique through trace-based simulation with real log data traces from 14 Android users. Our evaluation results show that the proposed technique can help boost the performance of mobile devices in terms of response time and energy consumption, when users are highly mobile.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.153-153
• /
• 2009

We investigated the dependence of the memory margin of the Cap-less memory cell on the strain of top silicon channel layer and also compared kink effect of strained Cap-less memory cell with the conventional Cap-less memory cell. For comparison of the characteristic of the memory margin of Cap-less memory cell on the strain channel layer, Cap-less transistors were fabricated on fully depleted strained silicon-on-insulator of 0.73-% tensile strain and conventional silicon-on-insulator substrate. The thickness of channel layer was fabricated as 40 nm to obtain optimal memory margin. We obtained the enhancement of 2.12 times in the memory margin of Cap-less memory cell on strained-silicon-on-insulator substrate, compared with a conventional SOI substrate. In particular, much higher D1 current of Cap-less memory cell was observed, resulted from a higher drain conductance of 2.65 times at the kink region, induced by the 1.7 times higher electron mobility in the strain channel than the conventional Cap-less memory cell at the effective field of 0.3MV/cm. Enhancement of memory margin supports the strained Cap-less memory cell can be promising substrate structures to improve the characteristics of Cap-less memory cell.

• 전기학회논문지
• /
• 제58권6호
• /
• pp.1241-1245
• /
• 2009

As FFT(Fast Fourier Transform) processor is used in OFDM(Orthogonal Frequency Division Multiplesing) system. According to increase requirement about mobility and broadband, Research about low power and low area FFT processor is needed. So research concern in reduction of memory size and complex multiplier is in progress. Increasing points of FFT increase memory area of FFT processor. Specially, SRU(Signal Reordering Unit) has the most memory in FFT processor. In this paper, we propose a reduced method of memory size of SRU in FFT processor. SRU of 64, 1024 point FFT processor performed implementation by VerilogHDL coding and it verified by simulation. We select the APEX20KE family EP20k1000EPC672-3 device of Altera Corps. SRU implementation is performed by synthesis of Quartus Tool. The bits of data size decide by 24bits that is 12bits from real, imaginary number respectively. It is shown that, the proposed SRU of 64point and 1024point achieve more than 28%, 24% area reduction respectively.

• 대한지리학회지
• /
• 제44권3호
• /
• pp.301-322
• /
• 2009

본 논문은 국지적 이동성의 도시 기계 공간인 지하철 공간의 기호적 재현을 공간, 시간, 장소의 의미에서 탐구한다. 제2절은 기존 연구에서 제시된 이동성의 도시 공간의 전반적 특징을 '기계 공간', '(비-)장소', '인지 지도'의 개념을 중심으로 검토한다. 제3절은 대구 지하철 공간에 대한 '공간적' 및 '시간적' 재현의 기호들을 해석하고, 그 기호적 재현의 의미를 제시한다. 이를 통해 지하철 공간에 상호 조화적으로 혹은 모순적으로 공존하는 기호 경관들이 그 공간을 다중적, 복합적인 기술-사회 공간으로 생산한다는 것을 밝힌다. 지하철 공간의 공간적-시간적 재현은 한편으로는 '(비-)장소', 다른 한편으로는 '장소'의 공간을 형성하며 또한 한편으로는 '기억', 다른 한편으로는 '망각'의 공간화를 수반한다. 지하철 공간은 사람들이 이동하는 '이동성' 의 공간만이 아니라 기계 및 도시 공간을 바라는 방식에 영향을 주는 '정체성'의 공간으로 생각되어야 한다.

• 한국경제지리학회지
• /
• 제21권4호
• /
• pp.393-408
• /
• 2018

본 연구는 특정 집단의 기억이 공간적 스케일을 넘어 확산되는 과정에 주목하며 이의 원인과 지리적 함의를 찾고자 한다. 위안부의 역사는 한반도를 넘어 미국의 한인사회를 중심으로 회자되기 시작하여 2010년 뉴저지 주 팰리세이즈파크 공립 도서관 마당에 미국 최초의 위안부 기림비가 건립되는 결실로 이어졌다. 위안부 할머니들이 겪었던 전쟁 범죄의 피해 경험이 제한된 스케일을 넘어 미국으로 확산되는 과정은 다양한 주체들에 의한 다층적 과정 및 정치적 목적이 내포되었음을 이해해야 한다. 본 연구는 위안부 기억의 초국적 확산 과정에 있어 미국 내 한인 이민자 집단의 역할에 대해 조명하며 그들의 미국 내 정치적 입지 확대 및 타 민족과의 정서적 연대에 있어 기억의 이식이 어떻게 개입되었는지를 분석하였다.