• 한국항해항만학회지
• /
• 제48권3호
• /
• pp.239-248
• /
• 2024

선박교통관제사는 관제구역 내 통항선박의 동정을 관찰하고 필요한 정보를 제공하고 있다. 이를 위해 관제구역 내 선박과 교신을 하며, 교신내용은 수기로 관제일지에 기록하고 있다. 그러나 수기로 작성하는 관제일지는 상황적 한계로 내용을 상세히 기록할 수 없으며, 여러 업무로 매 순간 기록하기는 어려운 실정이다. 본 연구의 목적은 관제사 시선분석을 통해 수기로 기록하고 있는 관제일지의 업무량을 정량적으로 분석하는 것이다. 이를 위해 부산항 선박교통관제사를 대상으로 시선추적장치를 활용하여 당직자의 시선을 측정했다. 시선 측정결과, 해상교통정보가 집중되는 운용콘솔에 약 65% 시선이 향하고 있었다. 관제일지는 약 9% 시선이 향하고 있는 것으로 분석되었다. 관제사의 시선이 향하는 영역은 대부분 정보를 수집하거나 제공하는 영역인데 반해, 관제일지는 정보를 기록하는 영역으로 집중적인 교통관리를 위해서는 정보 처리 및 제공에 업무가 집중되어야 할 것으로 판단된다.

• 농촌의학ㆍ지역보건
• /
• 제28권1호
• /
• pp.67-77
• /
• 2003

통합보건지소의 운영실태를 조사하고 이를 평가함으로써 지역주민에게 더욱 효율적이고 지역주민의 요구에 부합하는 서비스를 제공하는데 필요한 사업방향을 제시하는 것이 연구의 목적이다. 경상북도의 통합보건지소 3개소와 경상남도의 통합보건지소 2개소, 총 5개소의 통합보건지소를 2000년 12월 부터 2001년 1월까지 방문하여 보건지소 통합 전후의 인력, 시설, 장비, 진료 및 보건사업의 내용과 통합운영의 문제점 및 개선방안에 대한 면담을 실시하였다. 조사 대상 통합보건지소의 통합 전후 인력변화는 전체 인력은 6.8명에서 9.6명으로 2.8명 증가하였으며, 근무자 수는 통합보건지소는 6-14명으로 변이가 컸다. 통합 전후의 인력은 의사와 치과의사, 간호인력은 비슷하였고, 임상병리사와 방사선사는 한 명도 근무하지 않다가 3개 통합보건지소에 배치되었다. 보건지소 통합 후 일반진료와 치과진료는 약간 증가하였고, 방사선검사와 물리치료, 임상병리검사는 크게 증가하였다. 보건사업의 변화는 방문보건사업 건수와 이동진료 건수, 보건교육 연인원은 통합 전에 비하여 통합 후에 크게 증가하였으며, 예방접종과 자궁경부암 검진은 비슷하였다. 고혈압과 당뇨병 등록 환자수는 약간 증가하였다. 보건지소 통합 이후에 검사건수가 증가하였으나 서비스의 질은 높아졌다고 보기 어려우나, 방문보건, 이동진료, 보건교육사업은 크게 증가하여 긍정적인 현상으로 보인다. 보건지소 통합의 문제점은 인력간 업무의 내용의 불명확성, 과다하게 넓은 건물의 관리의 어려움, 보강되지 않은 장비, 운영비의 미책정, 보건교육을 위한 전문교육의 부족 등이었다. 향후 통합보건지소 기능 활성화를 위하여 의사, 간호인력 및 행정직을 배치하기 위한 최소배치 기준을 보건지소의 기준과는 별도로 설정하여야 할 것이며, 진료 및 방문서비스의 질을 향상시킬 수 있는 기본장비를 확충하는 것이 필요하다. 또한 인력간 업무의 분장을 명확히 하고, 업무관련 가이드라인을 개발하여 제공함으로써 업무의 효율성을 증대시켜야 한다.

• 한국의학물리학회지:의학물리
• /
• 제26권4호
• /
• pp.215-222
• /
• 2015

본 연구에서는 단일 비산란 그리드 및 다색광 x-선원을 이용하여 위상대조 x-선 영상을 용이하게 구현할 수 있는 새로운 방법을 제안한다. 제안된 신기법의 개념 입증을 위해 집속형 선형 그리드(200 lines/inch 선 밀도), 마이크로 초점 x-선관(${\sim}5{\mu}m$ 초점크기), CMOS형 평판형 검출기($48{\mu}m$ 픽셀 크기)로 실험장치를 구성하였으며, 한 번의 x-선 촬영($90kV_p$, 0.1 mAs)으로 감약대조 x-선 영상과 향상된 가시성을 지진 산란 x-선 영상 및 차분 위상대조 x-선 영상을 Fourier변조복원 기법을 적용하여 성공적으로 분리 획득하였다. 더 나아가, 감약대조 x-선 영상과 산란 x-선 영상을 합성함으로써 일반 감약대조 x-선 영상에서는 명확하게 볼 수 없는 샘플의 미세 구조를 보다 선명하게 나타냄을 확인하였다. 본 논문에서 제안한 단일 비산란 그리드 기반 위상대조 x-선 영상화 기법은 실험 구성 및 절차가 단순하고 새로운 대조도에 기반한 산란 및 위상대조 x-선 영상을 동시에 제공하기 때문에 차세대 x-선 영상화 신기법으로 다양한 응용분야에서 용이하게 적용될 수 있을 것으로 전망한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}