• 제목/요약/키워드: memory reduction

검색결과 473건 처리시간 0.028초

BLOCK-BASED ADAPTIVE BIT ALLOCATION FOR REFENCE MEMORY REDUCTION

  • Park, Sea-Nae;Nam, Jung-Hak;Sim, Dong-Gy;Joo, Young-Hun;Kim, Yong-Serk;Kim, Hyun-Mun
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2009년도 IWAIT
    • /
    • pp.258-262
    • /
    • 2009
  • In this paper, we propose an effective memory reduction algorithm to reduce the amount of reference frame buffer and memory bandwidth in video encoder and decoder. In general video codecs, decoded previous frames should be stored and referred to reduce temporal redundancy. Recently, reference frames are recompressed for memory efficiency and bandwidth reduction between a main processor and external memory. However, these algorithms could hurt coding efficiency. Several algorithms have been proposed to reduce the amount of reference memory with minimum quality degradation. They still suffer from quality degradation with fixed-bit allocation. In this paper, we propose an adaptive block-based min-max quantization that considers local characteristics of image. In the proposed algorithm, basic process unit is $8{\times}8$ for memory alignment and apply an adaptive quantization to each $4{\times}4$ block for minimizing quality degradation. We found that the proposed algorithm could improve approximately 37.5% in coding efficiency, compared with an existing memory reduction algorithm, at the same memory reduction rate.

  • PDF

Bit Flip Reduction Schemes to Improve PCM Lifetime: A Survey

  • Han, Miseon;Han, Youngsun
    • IEIE Transactions on Smart Processing and Computing
    • /
    • 제5권5호
    • /
    • pp.337-345
    • /
    • 2016
  • Recently, as the number of cores in computer systems has increased, the need for larger memory capacity has also increased. Unfortunately, dynamic random access memory (DRAM), popularly used as main memory for decades, now faces a scalability limitation. Phase change memory (PCM) is considered one of the strong alternatives to DRAM due to its advantages, such as high scalability, non-volatility, low idle power, and so on. However, since PCM suffers from short write endurance, direct use of PCM in main memory incurs a significant problem due to its short lifetime. To solve the lifetime limitation, many studies have focused on reducing the number of bit flips per write request. In this paper, we describe the PCM operating principles in detail and explore various bit flip reduction schemes. Also, we compare their performance in terms of bit reduction rate and lifetime improvement.

Accelerating Memory Access with Address Phase Skipping in LPDDR2-NVM

  • Park, Jaehyun;Shin, Donghwa;Chang, Naehyuck;Lee, Hyung Gyu
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권6호
    • /
    • pp.741-749
    • /
    • 2014
  • Low power double data rate 2 non-volatile memory (LPDDR2-NVM) has been deemed the standard interface to connect non-volatile memory devices such as phase-change memory (PCM) directly to the main memory bus. However, most of the previous literature does not consider or overlook this standard interface. In this paper, we propose address phase skipping by reforming the way of interfacing with LPDDR2-NVM. To verify effectiveness and functionality, we also develop a system-level prototype that includes our customized LPDDR2-NVM controller and commercial PCM devices. Extensive simulations and measurements demonstrate up to a 3.6% memory access time reduction for commercial PCM devices and a 31.7% reduction with optimistic parameters of the PCM research prototypes in industries.

Memory Latency Penalty를 개선한 SIMT 기반 Stream Processor의 Memory Operation System Architecture 설계 (An Implementation of a Memory Operation System Architecture for Memory Latency Penalty Reduction in SIMT Based Stream Processor)

  • 이광엽
    • 전기전자학회논문지
    • /
    • 제18권3호
    • /
    • pp.392-397
    • /
    • 2014
  • 본 논문은 Memory Latency Penalty를 개선한 SIMT Architecture 기반 Stream Processor의 Memory Operation System Architecture를 제안한다. 제안하는 구조는 Non-Blocking Cache Architecture를 적용하여 기존의 Blocking Cache Architecture에서 발생하는 Cache Miss Penalty를 개선하였고 다양한 알고리즘의 처리속도를 비교하여 제안하는 Memory Operation System Architecture를 적용한 Stream Processor의 성능 향상을 검증하였다. 실험은 각 알고리즘의 Memory 명령어의 비율에 따라 향상된 성능을 측정하여 Stream Processor의 성능이 최소 8.2%에서 최대 46.5%까지 향상됨을 확인하였다.

DIT 기반 IFFT의 Bit-Reversal 메모리 감소 기법 (Memory Reduction Method of DIT-based IFFT Bit-Reversal)

  • 김준호;박철암;조경주;정진균
    • 전자공학회논문지
    • /
    • 제52권5호
    • /
    • pp.66-73
    • /
    • 2015
  • OFDM 기반 통신시스템에서 IFFT는 중요한 핵심 컴포넌트 중의 하나이다. 본 논문에서는 OFDM 기반 통신시스템을 위한 메모리가 효율적인 새로운 IFFT 설계 방법을 제안한다. OFDM 기반 통신시스템에서 사용되는 IFFT의 입력신호는 데이터 변조신호, 파일럿과 널(null) 신호로 구성된다. 제안한 방법은 IFFT 입력신호의 매핑을 통해 IFFT에서 가장 큰 메모리를 차지하는 비트리버스의 메모리를 감소시키는 데 초점을 둔다. 비트리버스의 메모리 크기를 감소시키기 위해 DIT기반 구조에 적합한 선택 매핑기법을 제안한다. 시뮬레이션을 통해 제안한 방법이 기존 방법과 비교하여 약 50%의 메모리가 감소됨을 보인다.

Asymptotic Properties of Variance Change-point in the Long-memory Process

  • 주민정;조신섭
    • 한국통계학회:학술대회논문집
    • /
    • 한국통계학회 2000년도 추계학술발표회 논문집
    • /
    • pp.23-26
    • /
    • 2000
  • It is noted that many econometric time series have long-memory properties. A long-memory process, or strongly dependent process, is characterized by hyperbolic decaying autocorrelations and unbounded spectral density at the origin. Since the long-memory property can be observed by data obtained from rather a long period, there is some possibility of parameter change in the process. In this paper, we consider the estimation of change-point when there is a change in the variance of a long-memory process. The estimator is based on some reasonable statistic and the consistency is shown using Taqqu's strong reduction theorem

  • PDF

OFDM 통신시스템을 위한 radix-22 MDF IFFT의 메모리 감소 기법 (Memory Reduction Method of Radix-22 MDF IFFT for OFDM Communication Systems)

  • 조경주
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.42-47
    • /
    • 2020
  • OFDM 기반 초고속 통신시스템을 위한 IFFT/FFT 프로세서는 저면적 저전력이면서 데이터 처리량이 높고 프로세싱 지연이 적어야 한다. 따라서, 파이프라인과 병렬처리를 적용한 radix-2k 알고리즘 기반 MDF(multipath delay feedback) 구조가 적합하다. 기존의 MDF 구조에서 입력신호의 워드길이에 비례하여 커지는 피드백 메모리는 면적과 전력소모가 크다. 본 논문에서는 OFDM 응용을 위한 radix-22 MDF IFFT 프로세서의 피드백 메모리 크기 감소 방법을 제안한다. MDF 구조에서 첫 두 스테이지의 피드백 메모리의 크기는 전체 피드백 메모리의 75%를 차지하므로 첫 두 스테이지의 피드백 메모리 크기 감소에 초점을 맞춘다. OFDM 전송에서 IFFT 입력신호는 변조데이터와 파일럿과 널 신호로 구성된다는 특징을 이용하여 변조데이터와 파일럿/널 신호를 각각 부호있는 정수로 매핑하여 입력신호의 워드길이를 감소시키는 방법을 제안한다. 시뮬레이션을 통해 제안한 방법이 기존 방법보다 피드백 메모리의 크기를 약 39%까지 감소시킬 수 있음을 보인다.

효율적인 참조 메모리 사용을 위한 블록기반 적응적 비트할당 알고리즘 (Block-based Adaptive Bit Allocation for Reference Memory Reduction)

  • 박시내;남정학;심동규;주영훈;김용석;김현문
    • 대한전자공학회논문지SP
    • /
    • 제46권3호
    • /
    • pp.68-74
    • /
    • 2009
  • 본 논문에서는 비디오 부호화기와 복호화기의 참조 영상 버퍼와 메모리 대역폭을 효과적으로 줄이는 방법을 제안한다. 일반적인 비디오 코덱에서 코딩의 효율을 높이기 위하여 이전 프레임들을 참조하는 방법을 많이 사용하는데, 최근에는 메모리 사용 및 메모리와 프로세서 간의 데이터 대역폭의 효율을 높이기 위하여 참조 프레임을 압축하여 저장하는 방법이 연구되고 있다. 이 방법은 이미 압축 및 복원 과정을 통해 열화가 생긴 참조 영상에 대하여 재 압축을 실행하고, 또 기존의 압축 코덱 내부에 부호화기와 복호화기가 추가되는 경우이기 때문에, 화질의 열화를 최소화하면서 복잡도가 낮은 코덱이 요구된다. 이에 관련된 대부분의 연구는 화질의 열화를 최소화하면서 효과적인 재압축을 할 수 있는 방향으로 진행되며 보통 양자화를 위해 고정길이 비트할당 방법을 사용한다. 본 논문에서는 영상의 특성을 고려한 적응적 블록단위 최대-최소 양자화를 통해 복잡도가 낮으면서 화질의 열화를 최소화 한 방법을 제안한다 제안한 방법에서는 $8{\times}8$ 크기의 블록을 기본 처리 단위로 하여 메모리 접근성을 용이하게 하면서, $8{\times}8$ 블록 내부의 $4{\times}4$ 블록 단위로 적응적인 양자화를 적용한다. 실험결과 기존의 고정길이 비트 할당을 통한 재 압축 방법에 대하여 BD-bitrate 관점에서 평균 1.7%, BD-PSNR 관점에서 평균0.03%의 성능향상을 얻을 수 있었다.

DR-LSTM: Dimension reduction based deep learning approach to predict stock price

  • Ah-ram Lee;Jae Youn Ahn;Ji Eun Choi;Kyongwon Kim
    • Communications for Statistical Applications and Methods
    • /
    • 제31권2호
    • /
    • pp.213-234
    • /
    • 2024
  • In recent decades, increasing research attention has been directed toward predicting the price of stocks in financial markets using deep learning methods. For instance, recurrent neural network (RNN) is known to be competitive for datasets with time-series data. Long short term memory (LSTM) further improves RNN by providing an alternative approach to the gradient loss problem. LSTM has its own advantage in predictive accuracy by retaining memory for a longer time. In this paper, we combine both supervised and unsupervised dimension reduction methods with LSTM to enhance the forecasting performance and refer to this as a dimension reduction based LSTM (DR-LSTM) approach. For a supervised dimension reduction method, we use methods such as sliced inverse regression (SIR), sparse SIR, and kernel SIR. Furthermore, principal component analysis (PCA), sparse PCA, and kernel PCA are used as unsupervised dimension reduction methods. Using datasets of real stock market index (S&P 500, STOXX Europe 600, and KOSPI), we present a comparative study on predictive accuracy between six DR-LSTM methods and time series modeling.

Frame Memory 축소를 위한 DWT와 Color Conversion 기반의 Overdrive 구조 (A Overdrive Technique Architecture for the Frame Memory Reduction based on DWT and Color Conversion)

  • 변진수;김현섭;김도석;전은선;홍인성;김보관
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.85-91
    • /
    • 2009
  • 최근 LCD가 TV 시장에서 높은 점유율을 보이고 DMB, PMP 그리고 휴대폰과 같이 LCD를 디스플레이로 사용하는 휴대용 기기에서의 동영상 이용이 급격히 늘어나고 있다. LCD의 응답시간을 향상시킬 수 있는 방법의 하나로 Overdrive 기법이 있으나 프레임 메모리의 사용이 필수이기 때문에 메모리의 사용량이 많아진다. 본 논문에서는 Overdrive 기법에 사용되는 프레임 메모리 사용량을 줄이기 위하여 Color Conversion과 수정한 DWT-IDWT를 제안하였다. 이를 통해 화질의 큰 열화가 생기지 않으면서도 프레임 메모리의 사용량을 50%로 줄일 수 있었고, 기존의 방법과 비교하여 메모리 사용량의 약 15%를 더 줄일 수 있었다. 제안한 방법은 Xilinx FPGA로 구현하였고 메모리를 제외하고 2172개의 Slice가 사용되었다.