• 제목/요약/키워드: low-complexity design

검색결과 347건 처리시간 0.026초

A systematic review of the keystone design perforator island flap in the reconstruction of trunk defects

  • Rini, Irena Sakura;Gunardi, Alberta Jesslyn;Marsaulina, Renate Parlene;Aryandono, Teguh;Dachlan, Ishandono;Dwiprahasto, Iwan
    • Archives of Plastic Surgery
    • /
    • 제47권6호
    • /
    • pp.535-541
    • /
    • 2020
  • The keystone design perforator island flap can be utilized in the repair of trunk defects. A systematic review was carried out to identify the complication rates of the use of this flap to treat such defects. The MEDLINE, Embase, Cochrane Library, and PubMed Central databases were searched for articles published between January 2003 and December 2018 that reported the use of keystone design perforator island flaps in the repair of trunk defects. Study selection was conducted in alignment with the Preferred Reporting Items for Systematic Reviews and Meta-Analyses statement. Eight articles involving a total of 54 flaps satisfied the inclusion criteria. The most frequently reported cause of trunk defects was oncologic resection (64.4%). The overall complication rate was 35.2%, and complications included infection (11.1%), wound dehiscence (7.4%), delayed healing (7.4%), and partial flap loss (1.9%). The keystone design perforator island flap is associated with a high success rate and low technical complexity. Despite minor complications, keystone design flaps could be a preferred choice for trunk reconstruction.

항공기 관제 디스플레이의 생태학적 인터페이스 디자인에 관한 연구 (Ecological Interface Design for Air Traffic Control Display)

  • 고승문;명노해
    • 대한인간공학회지
    • /
    • 제25권4호
    • /
    • pp.103-113
    • /
    • 2006
  • The purpose of this study was to evaluate an effect of the new air traffic control display designed by Ecological Interface Design [EID]. The methodology of EID has not been applied to the development of the air traffic control display so far. To design a new air traffic control display by EID, We implemented Work Domain Analysis about the air traffic control domain and made the Work Domain Model that consisted of the five levels of the Abstraction Hierarchy. We extracted the Information Requirement from the completed Work Domain Model and the extracted information requirements from the model were used to design the new air traffic control display. We evaluated an effect of the new air traffic control display designed by EID. Participants for evaluating consisted of 14 active military air traffic controller of the Republic of Korea Air Force. Experiment was designed two factors within subject. Factors manipulated in the experiment included displays type to compare the existing type with the new ecological interface type and included complexity to compare the effect of the high complex situation with the effect of the low complex situation. Response time about questions with relation to air traffic collision situation, accuracy, and subjective work load were measured. The results reveled that EID type's display has a significant effect on response time, accuracy, and subjective work load and verified that EID could be applied to the air traffic control domain that is more complex and dynamic.

OFDM 기반 WAVE 시스템의 시간동기 하드웨어 설계 (Hardware Design for Timing Synchronization of OFDM-Based WAVE Systems)

  • 현트롱안;김진상;조원경
    • 한국통신학회논문지
    • /
    • 제33권4A호
    • /
    • pp.473-478
    • /
    • 2008
  • 5.9 GHz WAVE(Wireless Access for the Vehicular Environment)는 노변-차량, 차량-차량 통신을 통하여 공공안전과 개인통신을 지원하기 위한 중단거리 무선통신 방식이다. WAVE 물리계층의 핵심기술은 시간동기오류에 민감한 OFDM 방식이며 통신링크상의 지연을 최소화하여 고속의 차량통신 환경을 제공하는 것이 매우 중요하다. 본 논문에서는 오류에 강인하고 복잡도가 낮고 지연시간이 적은 WAVE 시스템 응용을 위한 시간동기 알고리즘과 하드웨어 구조를 제안한다. 제안된 알고리즘은 기존의 알고리즘에 비교하여 연산의 복잡도와 지연시간이 감소되며 하드웨어 구조는 파이프라인 구조와 고속 동작에 영향을 줄 수 있는 RAM이 필요하지 않다는 장점이 있다. Matlab과 FPGA를 이용한 하드웨어 구현을 통한 동기화 오차율(SER) 실험결과, 제안된 알고리즘이 고속 이동환경에 대해 강인하고 효율적이라는 확인하였다.

시퀀스 기반 위치추정 시스템을 위한 효율적 노드배치 알고리즘 (Efficient Node Deployment Algorithm for Sequence-Based Localization (SBL) Systems)

  • 박현홍;김윤학
    • 전기전자학회논문지
    • /
    • 제22권3호
    • /
    • pp.658-663
    • /
    • 2018
  • 본 논문에서는 실내 위치 추정시스템에 주로 사용되는 시퀀스 기반 위치추정(Sequence-Based Localization, SBL) 알고리즘의 성능향상을 위한 노드배치 알고리즘에 대해 연구한다. 기존의 노드선택 또는 배치알고리즘은 다수의 타겟이 위치하는 공간의 중심값에 노드들을 위치시켜 성능향상을 이루는 반면, SBL에서는 위치추적 알고리즘 특성상 타겟을 에워싸는 공간에서의 노드배치가 효율적일 수 있음에 주목한다. 이를 실현하기 위해 K-means clustering 알고리즘을 통한 노드배치 가능 공간을 선정하고, 그 선정된 공간상의 효율적 노드위치를 찾기 위해 2분법을 활용하여, 설계 복잡도가 낮은 노드배치 알고리즘을 제시한다. 제안된 노드배치알고리즘은 다양한 모의실험을 통해 무작위 노드배치 알고리즘 대비 뛰어난 위치추정성능을 보여주며, 노드위치를 위한 전역탐색 (full search)과 비교하여, 상당히 낮은 설계복잡도를 유지하면서도 만족할 만한 성능을 보인다.

MIMO-OFDM 시스템을 위한 효율적인 파이프라인 FFT 프로세서의 설계 (Efficient pipelined FFT processor for the MIMO-OFDM systems)

  • 이상민;정윤호;김재석
    • 한국통신학회논문지
    • /
    • 제32권10C호
    • /
    • pp.1025-1031
    • /
    • 2007
  • 본 논문에서는 송수신 안테나가 각각 4개인 MIMO-OFDM 시스템을 위한 효율적인 FFT 프로세서 구조를 제안한다. MIMO-OFDM 시스템의 기본은 다중 데이터 패스의 전송이므로 기존의 SISO-OFDM 시스템의 FFT 프로세서를 MIMO-OFDM 시스템에 그대로 적용하면 하드웨어 복잡도가 데이터 패스의 수에 선형적으로 증가하게 된다. 따라서 MIMO-OFDM 시스템에 맞도록 저면적의 다채널 FFT 프로세서가 요구된다. 제안된 FFT 프로세서는 다채널 MDC구조를 갖기 때문에 MIMO-OFDM 시스템의 다중 데이터 패스를 효과적으로 처리할 수 있으며, mixed radix 기법을 통한 효율적인 radix 분해를 이용하여 비단순 승산의 수를 감소시켰다. 제안된 구조를 갖는 FFT 프로세서는 HDL을 사용하여 설계된 후 0.18um CMOS 셀 라이브러리를 이용하여 설계되었다. 논리합성 결과, 4채널 radix-4 Multipath Delay Commutator (R4MDC) FFT 프로세서와 비교시 약 25%의 하드웨어가 감소함을 확인하였다. FFT 프로세서는 전체 MIMO-OFDM 시스템에서 약 30% 정도를 차지하는 커다란 블록이기 때문에, 제안된 FFT프로세서는 MIMO-OFDM 시스템의 하드웨어 복잡도를 감소시키는데 큰 공헌을 할 수 있다.

ISDB-T 시스템을 위한 SNR 추정기 구현 (Implementation of SNR Estimator for ISDB-T Systems)

  • 김성일;손채봉
    • 방송공학회논문지
    • /
    • 제18권6호
    • /
    • pp.927-934
    • /
    • 2013
  • 본 논문에서는 ISDB-T (Integrated Services Digital Broadcasting-Terrestrial) 시스템을 기반으로 한 동기 방식의 OFDM 시스템에서 방송 시스템에서 중요한 지표가 되는 SNR (Signal to Noise Ratio) 추정기를 구현하고자 한다. 다양한 SNR 추정 방법 중 복잡도가 적어 ASIC 설계에 적합한 MSE (Mean Square Error) 알고리즘을 사용하여 ISDB-T 시스템의 OFDM 세그먼트를 구성하고 있는 요소 중 방송 정보 데이터를 사용하여 SNR을 추정하는 방법과 분산 파일럿 신호를 사용하여 SNR을 추정하는 방법을 각각 RTL(Register Transfer Level)로 구현하였다. 두 방법을 이상적인 채널인 AWGN (Additive White Gaussian Noise) 채널뿐만 아니라 SFN(Single Frequency Network) 채널 및 주파수 선택적 페이딩 채널과 같이 왜곡된 채널에서 모의실험을 통해 성능을 비교하고 RTL 구현을 통해 복잡도를 비교하여 분산 파일럿 신호를 사용하여 SNR을 추정하는 방법의 성능과 구현의 용이함을 보였다.

유한체 상에서 고속 연산을 위한 직렬 곱셈기의 병렬화 구조 (Parallelized Architecture of Serial Finite Field Multipliers for Fast Computation)

  • 조용석
    • 정보보호학회논문지
    • /
    • 제17권1호
    • /
    • pp.33-39
    • /
    • 2007
  • 유한체 상의 곱셈기는, 오류제어부호, 암호 시스템, 디지털 신호처리 등과 같은 여러 분야에서 기본적인 구성 요소로 사용되고 있다. 그러므로 효율적인 구조를 갖는 유한체 상의 곱셈기를 설계하면 전체적인 시스템의 성능을 대폭 향상시킬 수 있다. 본 논문에서는 기존의 직렬 유한체 곱셈기에 비해 짧은 지연시간을 갖는 새로운 직렬 곱셈기 구조를 제안하였다. 제안한 곱셈기는 유한체의 곱을 표현하는 다항식을 여러 개로 분리한 다음, 이 다항식들을 동시에 처리하는 방식을 사용하여 직렬 곱셈기의 속도를 향상시켰다. 이 곱셈기는 유한체 $GF(2^m)$의 표준기저 상에서 동작하며, 기존의 직렬 곱셈기보다는 짧은 지연시간에 결과를 얻을 수 있고, 병렬 곱셈기보다는 적은 하드웨어로 구현할 수 있다. 제안한 곱셈기는 회로의 복잡도와 지연시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다.

최적의 Bluetooth GFSK 신호 수신을 위한 Viterbi 기반 저복잡도 FSM 설계 (Design of Low-Complexity FSM based on Viterbi for Optimum Bluetooth GFSK Signal Receiver)

  • 권택원;이규만
    • 디지털융복합연구
    • /
    • 제20권1호
    • /
    • pp.185-190
    • /
    • 2022
  • Bluetooth는 다양한 소비자 전자 장치 간의 연결 매체로 널리 사용되는 공통 무선 기술이다. Bluetooth 수신기는 주로 신호 대 잡음비 성능 개선을 위해 일반적으로 Viterbi 알고리즘을 채택하지만 전송단에서의 irrational modulation index(무리수 변조 지수)로 수신단의 지속적인 탐색 및 추정이 필요하며 이를 위한 복잡한 하드웨어와 계산을 요구한다. 본 논문에서는 이러한 복잡도 문제를 해결하기 위해 비동기 최대 우도 추정(MLE, Maximum-likelihood Estimation) 기반 8-state Viterbi FSM을 제안한다. 본 논문에서 제안한 최적의 Viterbi FSM은 전송단에서의 변조 지수에 대한 사전 정보 및 추정이 필요 없으며 GFSK(Gaussian Frequency Shift Keying) 심볼 검출이 가능하다. 제안한 알고리즘에 대한 성능은 HV1/HV2 패킷을 사용하여 평가하였으며, 시뮬레이션 결과는 DD(Decision Direct)와 같은 이상적인 접근 방식과 비교하여 10-3 BER에서 약 2dB 성능 향상을 보여주었다.

디지털금융 기반 마이데이터 앱 초기 사용자들의 이용의도에 관한 연구 (A Study on the Intention of Early Users of Digital Finance baesd Mydata Service Application)

  • 이태원;성행남
    • 한국정보시스템학회지:정보시스템연구
    • /
    • 제32권1호
    • /
    • pp.1-21
    • /
    • 2023
  • Purpose The purpose of this study is to investigate the intention of early application users in consideration of the characteristics of digital finance-based MyData service users. It is expected that user characteristics will affect the intention to use MyData service, which has not yet been advanced, and accordingly, it will examine how the characteristics of the initial users of MyData service and the intention to use it are connected. Design/methodology/approach The model used in this study is a value-based adoption model (VAM), and a lot of research has been conducted on information technology and online user acceptance and continuous use intention of online users. VAM has been proven useful through empirical analysis in many studies. The value-based acceptance model is a method of analyzing the intention to use Benefits and Sacrifices as the main elements of perceived value. It can be said to be a model that can analyze the benefits of use and the sacrifices to be made. Findings According to the analysis results of this study, it was found that usefulness, enjoyment, and reliability, which are the benefits of MyData service apps, had a positive effect on perceived value, which is partially consistent with existing research results. However, it was found that complexity, which is the sacrifice of MyData service apps, negatively affects perceived value and security has no negative impact. The results of security are considered to be complementary to financial institutions because MyData service deals with financial data based on personal information, and the research hypothesis is rejected because users' demands are relatively low. Therefore, MyData service apps should do more to increase benefits (usefulness, enjoyment, and reliability) than to reduce sacrifice (complexity) to users.

하드웨어 공유를 이용한 파라미터화된 비터비 복호기 설계 (A Design of Parameterized Viterbi Decoder using Hardware Sharing)

  • 박상덕;전흥우;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 춘계종합학술대회 A
    • /
    • pp.93-96
    • /
    • 2008
  • 부호화율과 구속장을 선택적으로 지정할 수 있는 다중 표준용 파라미터화된 비터비 복호기의 효율적인 설계에 대해 기술한다. 설계된 비터비 복호기는 부호화율 1/2과 1/3, 구속장 7과 9를 지원하여 4가지 모드로 동작하도록 파라미터화된 구조로 설계되었으며, 각 동작모드에서 공통으로 사용되는 블록들의 공유가 극대화되는 회로구조를 적용하여 면적과 전력소모가 최소화되도록 하였다. 또한, one-point 역추적 알고리듬에 최적화된 ACCS (Accumulate-Subtract) 회로를 적용하여 완전 병렬구조에 비해 ACCS 회로의 면적을 약 35% 감소시켰다. 설계된 비터비 복호기 코어는 0.35-um CMOS 셀 라이브러리로 합성하여 79,818 게이트와 25,600비트의 메모리로 구현되었으며, 70 MHz 클록으로 동작하여 105 Mbps의 성능을 갖는다.

  • PDF