• 한국전자파학회논문지
• /
• 제17권9호
• /
• pp.883-889
• /
• 2006

본 논문에서는 저온 소성 세라믹(Low-Temperature Co-fired Ceramic: LTCC)에 기초한 밀리미터파 RF SiP(System-in-Package) 모듈 응용을 위하여, CBCPW(Conductor Backed CPW) 전송선과 스트립 라인 대역 통과필터(BPF)에서 기생적으로 발생하는 공진 모드들과 40 GHz 전력 증폭기 모듈의 발진 현상을 분석하고 이를 제거하기 위한 방법들을 제안하였다. CBCPW 구조에서의 기생 구형 도파관(RWG) 모드는 비아의 간격을 줄여 공진 주파수를 높게 하여 동작 주파수 내에서 완전히 억제하였다. 스트립 라인 구조에서는 마주 보는 비아 중한 쪽을 제거하여 대각선으로 비아를 배치함으로써 완전히 제거하였다. CBCPW의 마이크로스트립 패치 공진기 모드들을 제거하기 위하여, 갭을 통한 커플링을 감소시키기 위해 갭에 인접하게 비아를 배치하였다. 그 결과 기생 공진 모드들이 완전히 제거되었다. 40 GHz 대역의 능동 증폭기 모듈의 경우, 상호 연결(interconnection)불연속 효과로 발생한 방사에 의한 인한 누설(cross talk)을 억제하기 위해, LTCC 기판 내부에 내장된 DC 전원 배선과 CPW 전송선의 고 격리 구조를 사용하여 발진 현상을 개선하였다.

• 한국전자파학회논문지
• /
• 제21권1호
• /
• pp.53-60
• /
• 2010

본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 있으며, 궤환 회로의 경우 7개의 함수 블록으로 구성되어 있다. 본 논문에서는 변화되는 신호 전압을 감지하는 것과 이전 상태를 기억하는 저장 회로에 초점을 두어 불필요한 전력 소비를 제거하였다. 기억 기능 특성을 갖는 궤환 회로의 출력값을 이용하여 통제되는 저잡음 증폭기는 11.39 dB에서 22.74 dB까지 변하며, 최고 이득 모드일 때 잡음 지수가 최적화 되도록 설계되었다. 변환 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 5.68~6.75 mW를 소비한다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.100-105
• /
• 2010

3GPP LTE (3rd Generation Partner Project Long Term Evolution)에 적용할 수 있는 다중대역 저잡음 증폭기를 90 nm RF CMOS 공정을 이용하여 설계하였다. 설계된 다중대역 저잡음 증폭기는 1.85-2.8 GHz 주파수 범위내의 8개 대역으로 분리돼서 동작하며, 다중대역에서의 성능 최적화를 위해 증폭기 입력단에 다중 캐패시터 어레이를 이용하여 대역에 따른 조정이 되도록 하였다. 입력 신호의 변화에 따른 증폭기의 포화를 방지하기 위해 Current Steering을 이용한 바이패스 모드를 구현하였다. 설계된 저잡음 증폭기는 1.2 V의 공급 전원에서 17 mA를 소모한다. RF 성능은 PLS (Post Layout Simulation)을 통해 검증하였다. 정상상태에서 전력이득은 26 dB, 바이패스모드에서의 전력이득은 0 또는 -6.7 dB를 얻었다. 또한, 잡음지수는 1.78dB, IIP3는 최대 이득 일 때 -12.8 dBm을 가진다.

• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.754-764
• /
• 2001

고정도 전류-모드 신호 처리를 위한 낮은 전류-입력 임피던스를 갖는 A급 바이폴라 제 2세대 전류 콘베이어(CCII)와 그것의 오프셋 보상된 CCII를 제안하였다. 제안한 CCII는 전류 입력을 위한 정류된 전류-셀, 전압 입력을 위한 이미터 폴로워, 그리고 전류 출력을 위한 전류 미러로 구성된다. 이 구성에서, 전류 입력단자의 임피던스를 줄이기 위해 두 입력 단은 전류 미러에 의해 결합되었다. 실험 결과, CCII의 전류 입력단자의 임피던스는 8.4 Ω 이하였고, 전류 입력 단자의 오프셋 전압은 40 mV로 나타났다. 이 오프셋을 줄이기 위하여 오프셋 보상된 CCII는 제안한 CCII의 회로 구성에 다이오드-결선된 npn과 pnp 트랜지스터를 첨가시켰다. 실험 결과, 오프셋 보상된 CCII의 전류 입력 단자의 임피던스는 2.1Ω이하였고, 전압 오프셋은 0.05mV로 나타났다. 제안한 두 CCII을 전압 폴로워로 사용할 때 3-dB 차단 주파수는 30 MHz이었다. 전력 소비는 6 mW이다.

• 한국산업정보학회논문지
• /
• 제21권1호
• /
• pp.43-50
• /
• 2016

본 논문에서 PVT 변환에 상관없이 거의 일정한 주파수 특성을 갖는 LC 수동 필터를 구현하기 위해 자동 변환 LC 캘리브레이터를 제안하다. 이를 이용하여 SAW 필터 없는 GPS 수신기 프론트엔드를 65nm CMOS 공정을 이용하여 구현하였다. 또한 자동 변환 LC 캘리브레이터에 필요한 신호를 제공하기 위한 새로운 이중 모드 저 잡음 증폭기의 구조를 제안하였다. 구현된 GPS 수신기 프론트엔드의 특성은 약 42.5 dB 전압 이득, 1.35dB 이하의 잡음 지수, 가장 최악 조건의 1710 MHz 블로커 신호에서 -24 dBm의 블로커 입력 P1dB 특성을 보이며 이 때 1.2 V 전원에 7 mA 전류를 소모한다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.66-71
• /
• 2014

본 논문에서는 초음파 의료 영상 시스템을 위한 아날로그 front-end 집적회로를 $0.18-{\mu}m$ 표준 CMOS 반도체 공정을 이용하여 설계하였다. 제안 된 front-end 회로는 2.6 MHz에서 15-V 고전압 펄스 신호를 생성하는 송신부와 고전압 차단 스위치 및 저전력 저잡음 증폭기에 해당하는 수신부를 모두 포함하고 있으며, 동작 모드에 따라서 송신부의 출력 드라이버를 수신단의 스위치 회로로 재구성이 가능하도록 설계를 하여 기존 front-end 회로와 비교하였을 때 한 채널 당 70% 이상의 칩 면적을 줄일 수 있다. 설계 된 단일 채널 front-end회로는 $0.045mm^2$ 이하의 작은 칩 면적을 차지함으로써 다중 어레이 방식의 초음파 의료 영상 시스템에 적용 시 작은 면적으로 구현이 가능하다.

• 디지털콘텐츠학회 논문지
• /
• 제18권5호
• /
• pp.803-810
• /
• 2017

오늘날 IT산업의 눈부신 발전으로 개인 스마트폰을 1개 이상을 소유하고 보유 비율이 급격히 증가하고 있다. 이 때문에 강의실이나 도서관, 공연장 등 정숙을 요구하는 장소에서 스마트폰을 매너모드로 설정하지 않아 부적절한 상황이 생기는 일이 일어나고 있다. 제안 시스템은 공공장소 또는 에티켓 지역으로 지정된 장소에 입장 하는 경우 스마트폰의 기능 일부를 제한(진동, 무음, 촬영, 인터넷 사용)하여 스마트폰의 에티켓 지킴이 역할을 자동 수행 하며, 해당 장소를 벗어나는 경우 이전상태 복귀 기능을 자동 제공한다. 또한 초경량 저전력 IoT(Internet of Things) 디바이스에 적용되고 있는 Bluetooth 통신을 기반으로 자율 디바이스 연결 및 서비스 인지형 네트워크 기술이 복합된 시스템이며, H/W의 변형 없이 다양한 형태의 기능 추가 및 Service 확대가 가능한 특징을 가지고 있다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.82-89
• /
• 2010

본 논문에서는 기존의 벅-부스트 컨버터의 효율 보다 높은 효율을 갖는 세 개의 DTMOS 스위칭 소자를 사용한 벅-부스트 컨버터를 제안하였다. 낮은 온-저항을 갖는 DTMOS 스위칭 소자를 사용하여 전도 손실을 줄이도록 설계하였다. DTMOS 스위칭 소자의 문턱 전압은 게이트 전압이 증가함에 따라 감소하고 그 결과 표준 MOSFET보다 전류 구동 능력이 높다. 제안한 컨버터는 넓은 출력 전압 범위와 높은 전류 레벨에서 높은 전력 변환 효율을 갖기 위해 PWM 제어법을 이용하였다. 제안한 컨버터는 최대 출력전류 300mA, 입력 전압 3.3V, 출력 전압 700mV~12V, 1.2MHz의 스위칭 주파수, 최대 효율 90% 갖는다. 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• Journal of Power Electronics
• /
• 제11권4호
• /
• pp.408-417
• /
• 2011

The plug-in hybrid electric vehicles (PHEVs) are specialized hybrid electric vehicles that have the potential to obtain enough energy for average daily commuting from batteries. The PHEV battery would be recharged from the power grid at home or at work and would thus allow for a reduction in the overall fuel consumption. This paper proposes an integrated power electronics interface for PHEVs, which consists of a novel Eight-Switch Inverter (ESI) and an interleaved DC/DC converter, in order to reduce the cost, the mass and the size of the power electronics unit (PEU) with high performance at any operating mode. In the proposed configuration, a novel Eight-Switch Inverter (ESI) is able to function as a bidirectional single-phase AC/DC battery charger/ vehicle to grid (V2G) and to transfer electrical energy between the DC-link (connected to the battery) and the electric traction system as DC/AC inverter. In addition, a bidirectional-interleaved DC/DC converter with dual-loop controller is proposed for interfacing the ESI to a low-voltage battery pack in order to minimize the ripple of the battery current and to improve the efficiency of the DC system with lower inductor size. To validate the performance of the proposed configuration, the indirect field-oriented control (IFOC) based on particle swarm optimization (PSO) is proposed to optimize the efficiency of the AC drive system in PHEVs. The maximum efficiency of the motor is obtained by the evaluation of optimal rotor flux at any operating point, where the PSO is applied to evaluate the optimal flux. Moreover, an improved AC/DC controller based Proportional-Resonant Control (PRC) is proposed in order to reduce the THD of the input current in charger/V2G modes. The proposed configuration is analyzed and its performance is validated using simulated results obtained in MATLAB/ SIMULINK. Furthermore, it is experimentally validated with results obtained from the prototypes that have been developed and built in the laboratory based on TMS320F2808 DSP.

• 한국전자파학회논문지
• /
• 제25권5호
• /
• pp.515-525
• /
• 2014

본 논문에서는 저 위상잡음을 갖는 전압 제어 평판형 복합공진기 발진기(Vt-PCRO: Voltage-tuned Planar Composite Resonator Oscillator)를 설계, 제작하였다. 설계된 발진기는 공진기, 2개의 위상천이기, 증폭기로 구성된다. 공진기는 dual mode SIW(Substrate Integrated Waveguide) 공진기를 이용하여 구성하였으며, 약 40 nsec의 높은 군지연을 갖도록 하였다. 2개의 위상천이기 중(PS1, PS2: Phase Shifter 1 및 Phase Shifter 2) PS1은 $360^{\circ}$의 위상천이량을 가지며, 제작된 발진기의 전송선로 길이에 관계없이 개루프 이득(open loop gain) 발진조건을 만족하도록 한다. PS2는 약 $70^{\circ}$의 위상천이량을 가지며 발진 주파수 조정용으로 사용된다. 증폭기는 제작 시 발생한 큰 삽입손실의 문제를 보완하기 위해 2단으로 구성하였다. 개루프 이득 측정을 통해 발진 조건을 만족하는 PS1의 전압을 측정한 뒤, 폐루프로 구성하여 발진기를 구현하였다. 발진기 측정 결과, 5.345 GHz의 발진 주파수에서, 위상 잡음은 100 kHz offset 주파수에서 -130.5 dBc/Hz를 얻었다. 이때 출력 전력은 약 3.5 dBm, 전기적 주파수 조정 범위는 0~10 V의 조정 전압에서 약 4.2 MHz를 보였다.