• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.506-507
• /
• 2012

In this paper, the mode control method for improving efficiency in photovoltaic AC module type interleaved flyback inverter. The proposed mode control method to increase the efficiency at the low power.

• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1477-1485
• /
• 2019

This paper proposes an effective model predictive current control (MPCC) that involves using 10 virtual voltage vectors to reduce the current harmonics and common-mode voltage (CMV) for a two-level five-phase voltage source inverter (VSI). In the proposed scheme, 10 virtual voltage vectors are included to reduce the CMV and low-order current harmonics. These virtual voltage vectors are employed as the input control set for the MPCC. Among the 10 virtual voltage vectors, two are applied throughout the whole sampling period to reduce current ripples. The two selected virtual voltage vectors are based on location information of the reference voltage vector, and their duration times are calculated using a simple algorithm. This significantly reduces the computational burden. Simulation and experimental results are provided to verify the effectiveness of the proposed scheme.

• 전력전자학회논문지
• /
• 제24권1호
• /
• pp.33-39
• /
• 2019

We propose a mechanical parameter estimation algorithm for surface-mounted permanent magnet synchronous motors (SPMSMs) using a sliding-mode observer (SMO) and an adaptive filter. The SMO estimates system disturbances in real time, which contain the information on mechanical parameters. A desirable feature that distinguishes the proposed estimation algorithm from other existing mechanical parameter estimators is that the adaptive filter estimates electromagnetic torque to improve the estimation performance. Moreover, the SMO acts as a low-pass filter to suppress the chattering effect, which enables the smooth output signals of the SMO. We verify the mechanical parameter estimation performance for SPMSM by conducting extensive experiments for the proposed algorithm.

• 한국정밀공학회지
• /
• 제27권4호
• /
• pp.14-19
• /
• 2010

In this paper, using interleaved power factor correction how to improve the inverter efficiency studied. Interleaved method can reduce the conduction losses and the inductor energy. Generally, critical conduction mode (CRM) boost PFC converter used low power level because of the high peak currents. if you use the interleaved mode, CRM PFC can be used medium or high power application. interleaved CRM PFC can reduce current ripple for higher system reliability and size of buck capacitor and EMI filter size. Interleaved CRM PFC that is installed in front of inverter can maintain the constant voltage regardless of the input voltage.

• Journal of Power Electronics
• /
• 제15권1호
• /
• pp.246-255
• /
• 2015

This paper presents experimental results and its assessment of a variable-speed wind power generation system (VSWPGS) using permanent magnet synchronous generator (PMSG) and boost chopper circuit (BCC). Experimental results are obtained by a test bench with a wind turbine emulator (WTE). WTE reproduces the behaviors of a windmill by using servo motor drives. The mechanical torque references to drive the servo motor are calculated from the windmill wing profile, wind velocity, and windmill rotational speed. VSWPGS using PMSG and BCC has three speed control modes for the level of wind velocity to control the rotational speed of the wind turbine. The control mode for low wind velocity regulates an armature current of generator with BCC. The control mode for middle wind velocity regulates a DC link voltage with a vector-controlled inverter. The control mode for high wind velocity regulates a pitch angle of the wind turbine with a pitch angle control system. The hybrid of three control modes extends the variable-speed range. BCC simplifies the maintenance of VSWPGS while improving reliability. In addition, VSWPGS using PMSG and BCC saves cost compared with VSWPGS using a PWM converter.

• Journal of Electrical Engineering and Technology
• /
• 제9권5호
• /
• pp.1614-1622
• /
• 2014

A novel equivalent flux sliding-mode observer (SMO) is proposed for dual three-phase interior permanent magnet synchronous motor (DT-IPMSM) drive system in this paper. The DT-IPMSM has two sets of Y-connected stator three-phase windings spatially shifted by 30 electrical degrees. In this method, the sensorless drive system employs a flux SMO with soft phase-locked loop method for rotor speed and position estimation, not only are low-pass filter and phase compensation module eliminated, but also estimation accuracy is improved. Meanwhile, to get the regulator parameters of current control, the inner current loop is realized using a decoupling and diagonal internal model control algorithm. Experiment results of 2MW-level DT-IPMSM drives system show that the proposed method has good dynamic and static performances.

• 정보처리학회논문지C
• /
• 제19C권2호
• /
• pp.135-144
• /
• 2012

기존의 서버 클러스터 환경에서는 모든 서버가 항상 On된다. 만일 서버 요청 부하가 최대가 되면 서버 클러스터에서 얻을 수 있는 가능한 최대 성능을 얻게 되며, 그렇지 않으면 가능한 최대 성능의 일부만을 사용하게 되면서 서버 전력 소비의 효율성은 떨어지게 된다. 부하 상황에 따라 서버의 전력 모드를 제어함으로써 전력 소비의 효율성을 높일 수 있다. 다시 말하면 현재 부하를 처리하는데 필요한 대수의 서버들만 On하고 나머지 서버들은 Off 한다. 기존의 서버 전원 모드 제어 방법에서는 고정된 주기로 서버 전원 모드를 제어하는 정적인 정책을 적용함으로써 동적으로 변하는 부하 환경에 잘 적응하지 못한다. 이를 개선하기 위해 본 논문에서는 동적 서버 전원 제어 알고리즘을 제안한다. 제안 방법에서는 서버 소비 전력의 이력을 갖고서 가까운 장래에 서버 소비 전력이 증가할 것인가를 예측한다. 이 예측에 따라 서버 모드 제어 주기를 동적으로 변경한다. 30대의 PC 클러스터를 이용하여 실험을 수행하였다. 실험을 통하여 일반적인 클러스터링 환경과 비교하여 제안된 방법은 동일한 성능을 유지하면서 29%까지 소비 전력을 절감했다. 또한, 서버 클러스터에서 서버 CPU 사용률 평균은 66% 증가하였다.

• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.72-79
• /
• 2003

일반적으로 p-i-n Photodiode 수신기의 광신호처리 전단증폭기의 설계에서 공통소스 입력단을 사용하는 트랜스임피던스(Transimpedance)구조로 설계한다. 본 논문에서는 공통게이트 입력단을 사용하는 전류모드 광전단증폭기를 설계하였다. 이러한 광전단증폭기로 사용되는 전류모드 공통게이트 트랜스임피던스 증폭기의 특징은 높은 이득과 높은 대역폭을 동시에 얻을 수 있다는 것이다. 본 논문에서는 광전단 증폭기 설계에서 잡음 최적화를 이용하여 설계과정을 자동화 시킴으로써 보다 단순하게 트랜스임피던스 증폭기를 설계하는 기법을 제시하였다. 그리고 커패시턴스 피킹(Capacitive Peaking) 기술을 사용하여 대역폭을 더욱 증가시킬 수 있다. 제안하는 기법을 사용하여 설계된 전류모드 광전단 증폭기에 캐패시턴스 피킹을 적용하여 0.35um CMOS 공정을 사용할 경우 대역폭이 1.57GHz이고, 트랜스임피던스 이득이 2.34k, 입력 잡음전류가 470nA이고 입력 잡음 전류의 주파수밀도(spectral density)가 6.13pA/ 인 저 잡음의 고속 전류모드 트랜스임피던스 광전단증폭기를 설계 하였다. 시뮬레이션 결과 제안된 광전단증폭기의 전력소비는 3.3V 공급전압에서16.84mW이었다.

• 한국인터넷방송통신학회논문지
• /
• 제8권5호
• /
• pp.35-41
• /
• 2008

본 논문은 디지털 오디오 신호처리의 고속 및 저전력 동작을 구현하기 위한 전류모드 신호처리의 고성능 회로에 관하여 설계방안을 제시한다. 디지털 오디오 프로세서는 FFT(fast Fourier transform)와 같은 디지털 연산 동작이 필요하며, FFT 프로세서는 그 설정 포인트에 따라, 전력이 많이 필요하게 되며, 또한 고속 동작의 요구에 따라, 전력의 부담은 증대되고 있다. 따라서, 디지털 오디오 프로세서에 SI(switched current) circuit을 이용하는 analog current-mode 신호처리의 응용이 적용되게 되었다. 그러나 SI circuit을 구성하는 current memory는 clock-feedthrough의 문제점을 갖기 때문에, 전류 전달 특성에 있어서 오차를 발생시킨다. 본 논문에서는 current memory의 문제점인 clock- feedthrough의 해결방안으로 switch MOS에 dummy MOS의 연결을 검토하고, 0.25um process로 제작하기 위하여 switch MOS와 dummy MOS의 width의 관계를 도출하고자 한다. 시뮬레이션 결과, memory MOS의 width가 20um, 입력전류와 바이어스전류의 비가 0.3, switch MOS의 width가 2~5um일 경우에 switch MOS와 dummy MOS의 width는 $W_{M4}=1.95W_{M3}+1.2$의 관계로 정의되고, switch MOS의 width가 5~10um일 경우에 width는 $W_{M4}=0.92W_{M3}+6.3$의 관계로 정의되는 것을 확인하였다. 이 때, 정의된 MOS transistor의 width관계는 memory MOS의 설계에 유용한 지침이 될 것이며, 저전력 고속 동작의 디지털 오디오 프로세서의 적용에 매우 유용할 것으로 기대된다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제2권4호
• /
• pp.248-254
• /
• 2013

The size and power consumption of digital circuits including the dimming circuit part will increase for high-performance solid state lighting (SSL) systems in the future. This study examined the low-power consumption of adiabatic dynamic CMOS logic (ADCL) due to the principles of adiabatic charging. Furthermore, the designed low-power ADCL digital pulse width modulation (PWM) was optimized for SSL dimming systems. For this purpose, an ADCL digital 3-bit PWM was optimized in two steps. In the first step, the architecture of the ADCL digital 3-bit PWM was miniaturized. In the second step, the clock cut-off circuit was designed and added to the ADCL PWM. As a result, compared to the original configuration, 60 transistors and 15 capacitors of ADCL digital 3-bit PWM were reduced for miniaturization. Moreover, the clock cut-off circuit, which controls wake-up and sleep mode of ADCL D-FFs, was designed. The power consumption of an optimized ADCL digital PWM for all bit patterns decreased by 54 %.