• 대한한방내과학회지
• /
• 제24권2_4호
• /
• pp.1037-1045
• /
• 2003

Objectives: Dementia is a kind of chronic, progressive, degenerative disease. The symptoms results in troubles in intellectual functions. memory, orientation, intelligence, judgement, common sense and calculating ability. The Korean version of Mini-Mental State Examination(MMSE-K) has been used widely to screen cognitive impairment of the elderly in Korea. This instrument has been specifically developed and evaluated for the assessment of cognitive function in older Korean populations. Methods: Cognitive function was evaluated by the Korean version of Mini-Mental State Examination(MMSE-K). This patient was diagnosed as Vascular dementia and We treated her cognitive impairment with Gagambosim-tang(Jiajianbuxin-tang). Results: After treated with Gagambosim-tang(Jiajianbuxin-tang), Cognitive function was improved. Conclusion: This report may have a meaning to treat Vascular dementia.

• 정보처리학회논문지A
• /
• 제8A권3호
• /
• pp.189-200
• /
• 2001

본 논문에서는 Real-Time Linux를 위한 메모리 할당 모델을 제안한다. 제안 모델은 사용자로 하여금 하나의 응용에 여러 개의 연속된 메모리 영역들을 생성하고, 각 영역마다 별도의 영역 할당 정책을 설정한 후, 원하는 영역으로부터 필요한 메모리 블록을 할당 받을 수 있게 한다. 이를 위해 기존의 단일 메모리 관리 모듈 대신 할당 정책을 구현한 영역 할당자 모듈과 이를 제어하는 영역 관리자 모듈로 세분한 두 단계 분리 구조를 채택했다. 이 구조는 할당 정책을 할당 메커니즘으로부터 분리함으로써, 시스템 개발자로 하여금 필요한 경우 동일한 할당 정책을 서로 다른 알고리즘을 사용하여 구현할 수 있게 한다. 또한 사전에 정의된 인터페이스를 준수할 경우 새로운 할당 정책을 쉽게 구현해 삽입할 수 있고, 불필요한 정책은 시스템에서 제거할 수도 있다. 제안 모델은 다수개의 할당 정책들을 사전에 구현하여 제공함으로써, 시스템 구축자로 하여금 매번 기존 정책들을 새로이 구현할 필요 없이 제공된 정책들 중 해당 응용에 가장 적합한 정책들만을 선택하여 시스템을 재구성할 수 있게 한다.

• 정보처리학회논문지D
• /
• 제18D권3호
• /
• pp.157-168
• /
• 2011

최근 플래시 메모리 및 SSD가 노트북이나 PC의 저장장치로 사용되는 것뿐 아니라, 기업용 서버의 차세대 저장장치로 주목 받고 있다. 대용량의 데이터를 처리하는 데이터베이스에서는 삽입, 삭제, 검색을 빠르게 하기 위해 다양한 색인 기법을 사용하는데 그 중B-트리 구조가 대표적인 기법이다. 하지만 플래시 메모리 상에서는 하드디스크와 달리 덮어쓰기(overwrite) 연산을 수행하기 위해서는 먼저 해당 블록(block)에 대하여 플래시 메모리의 연산 중 가장 비용이 많이 요구되는 삭제(erase) 연산을 수행 해야만 한다. 이러한 문제점을 극복하기 위해 플래시 메모리 사이에 위치하는 플래시 변환 계층(Flash memory Translation Layer)을 사용한다. 이 플래시 변환 계층은 수정한 데이터를 동일한 논리 주소에 덮어쓰기를 하더라도 실제로 임의의 다른 물리 주소에 저장하도록 하여 이 문제를 해결할 수 있다. NAND 플래시 메모리를 배열 형태로 포함하고 있는 SSD는 한 개 이상의 플래시 메모리 패키지를 병렬로 접근할 수 있다. 이러한 병렬 접근 방식을 사용하여 쓰기 연산 성능을 향상하기 위해서는 연속한 논리 주소에 쓰기 연산을 요청하는 것이 유리하다. 하지만 B-트리는 구성 노드에 대한 삽입 삭제 연산 시에 대부분 연속되지 않은 논리 주소 공간에 대한 갱신 연산이 일어나게 된다. 따라서 SSD의 병렬 접근 방식을 최대한 활용할 수 없게 된다. 본 논문에서는 수정한 노드를 연속한 논리 주소에 쓰도록 하는 AS B-트리 구조를 제안하여 SSD의 병렬 접근 방식을 최대한 활용할 수 있도록 하였다. 구현 및 실험한 결과 AS B-트리에서의 삽입 시간이 B-트리보다 21% 개선된 것을 확인하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1016-1021
• /
• 2003

The overall size of electronic product is becoming small according to development of technology. Accordingly it is difficult to inspect these small components by human eyes. So, an automation system for inspecting them has been used. The existing system put microprocessor or Programmable Logic Controller (PLC) use. The structure of microprocessor-based controller and PLC use basically composed of memory devices such as ROM, RAM and I/O ports. Accordingly, the system is not only becomes complicated and enlarged but also higher price. In this paper, we implement FPGA-based One-chip Programmable Timing Controller for Inspecting Small components to resolve above problems and design the high performance controller by using VHDL. With fast development, the FPGA of high capacity that can have memory and PLL have been introduced. By using the high-capacity FPGA, the peripherals of the existent controller, such as memory, I/O ports can be implemented in one FPGA. By doing this, because the complicated system can be simplified, the noise and power dissipation problems can be minimized and it can have the advantage in price. Since the proposed controller is organized to have internal register, counter, and software routines for generating timing signals, users do not have to problem the details about timing signals and need to only send some values about an inspection system through an RS232C port. By selecting theses values appropriate for a given inspection system, desired timing signals can be generated.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.257-258
• /
• 2006

In this paper, we address several issues in the real time implementation of MPEG-1 Layer II decoder on a fixed-point digital signal processor (DSP), especially TMS320C6416. There is a trade-off between processing speed and the size of program/data memory for the optimal implementation. In a view of the speed optimization, we first convert the floating point operations into fixed point ones with little degradation in audio quality, and then the look-up tables used for the inverse quantization of the audio codec are forced to be located into the internal memory of the DSP. And then, window functions and filter coefficients in the decoder are precalculated and stored as constant, which makes the decoder faster even larger memory size is required. It is shown from the real-time experiments that the fixed-point implementation enables us to make the decoder with a sampling rate of 48 kHz operate with 3 times faster than real-time on TMS320C6416 at a clock rate of 600 MHz.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.641-644
• /
• 2003

본 논문은 RTOS(Real-Time Operation System, 리턴어드레스를 위한 유저스택사용 RTOS가 탑재된 CE(Consumer Electronic)제품상에서 리턴어드레스가 유저스택으로 저장하는 것을 지원하지 않는 컴파일러를 위한 알고리즘이며 실험을 위하여 제안된 알고리즘을 상용 컴파일러에 적용하여 비교해보도록 하겠다. 우선 기존 컴파일러 알고리즘으로는 Task마다 할당된 유저스택영역이 존재하며 Task가 수행중 발생된 리턴어드레스는 즉시 할당된 유저스택으로 저장하는 알고리즘을 갖고있다. 이런 알고리즘으로 인하여 인스트럭션이 수행중 빈번한 메모리 접근(external memory)가 발생한다. 그러나 제안된 알고리즘은 Task 수행중에는 리턴어드레스를 시스템스택(internal memory)에 저장한 후 Task 전환이 발생할 경우 일시에 시스템 스택에 저장된 리턴어드레스를 유저스택으로 이동하게 되므로 Task 수행중에는 시스템 스택만을 접근하므로 task의 수행시간을 단축할 수가 있다. 그리고 실험을 위하여 상용 컴파일러들에 본 알고리즘을 적용하였다. 상용 컴파일러로는 매번 리턴어드레스를 자동으로 Task별 할당된 유저스택에 저장할 수 있도록 지원해주는 TASKING 컴파일러(Altium 사)와 그렇지 않은 KEIL컴파일러(KEIL사)가 있으며 본 알고리즘을 KEIL 컴파일러에 적용하여 실험을 하여 TASKING 컴파일러와 비교한 결과 유저스택을 지원하는 TASKING(Altium사) 컴파일러에서 구현한 CE제품의 Response time이 KEIL 컴파일러에서 구현한 CE제품의 Response time 값이 같게 나왔다. 그러므로 KEIL 컴파일러상에 본 알고리즘을 적용시킬 경우 RTOS가 탑재된 CE제품을 보다 용이하게 구현할 수가 있다.

• Smart Structures and Systems
• /
• 제30권3호
• /
• pp.245-253
• /
• 2022

A two-layer beam consisting of an elastoplastic layer and a functional layer made of shape memory alloy (SMA) TiNi is considered. Constitutive relations for SMA are set by a microstructural model capable to calculate strain increment produced by arbitrary increments of stress and temperature. This model exploits the approximation of small strains. The equations to calculate the variations of the strain and the internal variables are based on the experimentally registered temperature kinetics of the martensitic transformations with an account of the crystallographic features of the transformation and the laws of equilibrium thermodynamics. Stress and phase distributions over the beam height are calculated by steps, by solving on each step the boundary-value problem for given increments of the bending moment (or curvature) and the tensile force (or relative elongation). Simplifying Bernoulli's hypotheses are applied. The temperature is considered homogeneous. The first stage of the numerical experiment is modeling of preliminary deformation of the beam by bending or stretching at a temperature corresponding to the martensitic state of the SMA layer. The second stage simulates heating and subsequent cooling across the temperature interval of the martensitic transformation. The curvature variation depends both on the total thickness of the beam and on the ratio of the layer's thicknesses.

• 대한한방내과학회지
• /
• 제40권5호
• /
• pp.920-928
• /
• 2019

Objectives: After epidural hemorrhage, sequelae may cause cognitive impairments, such as attention, memory, and performance disturbances. This case study reports on the use of traditional Korean medicine in a patient with cognitive impairments after a traumatic epidural hemorrhage. Methods: During the 46-day hospitalization period, traditional Korean medicine treatments, including Sunkihwalhyul-tang-gamibang, Ukgan-san-gajinpibanha Granule, Kyungohk-go, acupuncture, and cupping, were administered. The degree of cognitive impairment was measured based on the Mini Mental State Examination-Korea (MMSE-K), Modified Barthel Index (MBI), and correct answer ratio. Results: After traditional Korean medicine treatment, the MMSE-K score increased from 13 to 19 and the MBI score increased from 63 to 71. The patient's conversations in daily life also proceeded more smoothly than before hospitalization, and the correct answer ratio rose. Conclusion: This case reports the improvement of cognitive impairment after traumatic epidural hemorrhage in response to traditional Korean medicine treatment; further study is needed.

• 소음진동
• /
• 제6권2호
• /
• pp.205-214
• /
• 1996

Active noise control(ANC) requires the full capability of a modern digital signal processing module. This paper describes the digital signal processing unit which is designed for ANC of noise fields in passenger car. System hardware is designed to allow software controlled versatility as well as fully qutomatic operation. The developed system is provided with the ability to be self-operated except the case of upload/download of data and program between the personal computer and the system memory. Experimental results are presented to demonstrate ANC performance of noise fields in lightly damped enclosure and passenger car.

• 전자공학회논문지A
• /
• 제33A권11호
• /
• pp.152-161
• /
• 1996

This paper descrisbes the implementation of a 20D DCT that can be used for video conference, JPEG, and MPEG-related applications. The implemented DCT consists of two 1-D DCTs and a transposed memory between them, and uses ROM-based multipliers instead of conventional ones. As the system bit length, the minimum bit length that satisfies the accuracy specified by the ITU standard H.261 was chosen through the simulations using the C language. The proposed design uses a dual port RAM for the transposed memory, and processes two bits of input-pixel data simultaneously t ospeed up addition process using two sets of ROMs. The basic system architecture was designed using th Synopsys schematic editor, and internal modules were described in VHDL and synthesized to logic level after simulation. Then, the compass silicon compiler was used to create the final lyout with 0.8um CMOS libraries, using the standard cell approach. The final layout contains about 110, 000 transistors and has a die area of 4.68mm * 4.96mm, and the system has the processing speed of about 50M pixels/sec.