• 제목/요약/키워드: internal bus

검색결과 109건 처리시간 0.021초

Universal learning network-based fuzzy control

  • Hirasawa, K.;Wu, R.;Ohbayashi, M.
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1995년도 Proceedings of the Korea Automation Control Conference, 10th (KACC); Seoul, Korea; 23-25 Oct. 1995
    • /
    • pp.436-439
    • /
    • 1995
  • In this paper we present a method to construct fuzzy model with multi-dimension input membership function, which can construct fuzzy inference system on one node of the network directly. This method comes from a common framework called Universal Learning Network (ULN). The fuzzy model under the framework of ULN is called Universal Learning Network-based Fuzzy Inference System (ULNFIS), which possesses certain advantages over other networks such as neural network. We also introduce how to imitate a real system with ULN and a control scheme using ULNFIS.

  • PDF

캐쉬 메모리가 버스 트래픽에 끼치는 영향 (The Effects of Cache Memory on the System Bus Traffic)

  • 조용훈;김정선
    • 한국통신학회논문지
    • /
    • 제21권1호
    • /
    • pp.224-240
    • /
    • 1996
  • It is common sense for at least one or more levels of cache memory to be used in these day's computer systems. In this paper, the impact of the internal cache memory organization on the performance of the computer is investigated by using a simulator program, which is wirtten by authors and run on SUN SPARC workstation, with several real execution, with several real execution trace files. 280 cache organizations have been simulated using n-way set associative mapping and LRU(Least Recently Used) replacement algorithm with write allocation policy. As a result, 16-way setassociative cache is the best configuration, and when we select 256KB cache memory and 64 byte line size, the bus traffic ratio was decreased compared to that of the noncache system so that a single bus could support almost 7 processors without any delay and degradationof high ratio(hit ratio was 99.21%). The smaller the line size we choose, the little lower hit ratio we can get, but the more processors can be supported by a single bus(maximum 18 processors). Therefore, using a proper cache memory organization can make a single bus structure be able to support multiple processors without any performance degradation.

  • PDF

잔류자속에 무관한 보상 알고리즘을 적용한 모선보호용 전류차동 계전방식 (A Percentage Current Differential Relay for Bus Protection Using a Compensation Algorithm Unaffected by a Remanent Flux)

  • 강용철;윤재성;임의재
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 하계학술대회 논문집 A
    • /
    • pp.308-310
    • /
    • 2003
  • This paper proposes a percentage current differential relaying algorithm for bus protection with a compensation algorithm of a CT. The compensating algorithm estimates the core flux at the start of the first saturation based on the value of the third-difference of the secondary current. It calculates the core flux and compensates distorted currents in accordance with the magnetization curve. The test results indicate that the algorithm can discriminate internal faults from external faults when the CT saturates. It can improve not only stability of the relay in the case of an external fault but sensitivity of the relay in the case of an internal fault.

  • PDF

개선된 변류기 보상알고리즘을 적용한 모선보호용 비율전류차동 계전방식 (A Percentage Current Differential Relaying Algorithm for Bus Protection Using an Advanced Compensating Algorithm of the CTs)

  • 강용철;윤재성;강상희
    • 대한전기학회논문지:전력기술부문A
    • /
    • 제52권3호
    • /
    • pp.158-164
    • /
    • 2003
  • This paper proposes a percentage current differential relaying algorithm for bus protection using an advanced compensating algorithm of the secondary current of current transformers (CTs). The compensating algorithm estimates the core flux at the start of the first saturation based on the value of the second-difference of the secondary current. Then, it calculates the core flux and compensates distorted currents using the magnetization curve. The algorithm Is unaffected by a remanent flux. The simulation results indicate that the proposed algorithm can discriminate internal faults from external faults when the CT saturates. This paper concludes by implementing the algorithm into a TMS320C6701 digital signal processor. The results of hardware implementation are also satisfactory. The proposed algorithm can improve not only stability of the relay in the case of an external fault but sensitivity of the relay in the case of an internal fault.

스마트버스정류장 유형에 따른 미세먼지 농도 저감효과 (Types of Smart Bus Stop and Their Impacts on Reducing Fine Dust Concentrations in Seoul)

  • 서정기;김형규
    • 토지주택연구
    • /
    • 제12권3호
    • /
    • pp.39-50
    • /
    • 2021
  • 본 연구는 미세먼지 농도 저감을 위해 스마트버스정류장 도입 유형에 대한 가이드라인을 제안하고자 한다. 이를 위해 스마트버스정류장 유형을 밀폐형 및 개방형으로 구분하고, 서울 강남구에 위치한 스마트버스정류장 내부와 외부 5개 지점에서 PM10 및 PM2.5를 5일간 실측하여 저감효과를 비교·분석하였다. 분석 결과 외부공간에 대한 저감효과는 두 유형에서 모두에서 미비하게 나타났으나, 밀폐형 버스정류장(PM10 26.0㎍/m3, PM2.5 20.2㎍/m3 내·외부 농도차이) 내에서 개방형 버스정류장(PM10 2.4㎍/m3, PM2.5 1.8㎍/m3 내·외부 농도차이) 내에서보다 상대적으로 우수한 농도 저감효과를 나타내었다. 이를 바탕으로 미세먼지 저감을 고려한 스마트버스정류장 도입을 검토할 경우 밀폐형을 권장한다. 또한 스마트버스정류장 외부의 미세먼지 저감효과가 미비하기 때문에 스마트버스정류장 내부 용량을 초과하는 서비스 수요 발생 시 스마트버스정류장 추가 구축이 필요하다.

ASIC for Ethernet based real_time communication in DCS

  • Nakajima, Takeshi
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2005년도 ICCAS
    • /
    • pp.1836-1839
    • /
    • 2005
  • We have developed Ethernet based real-time communication systems called "Vnet/IP" for DCS which is the control system for process automation. This paper describes the features and the technologies of the ASIC which is utilized in the communication interface hardware for Vnet/IP. Vnet/IP has been developed for mission-critical communications. Hence it has real-time feature, high reliability and precise time synchronization capability. At the same time, it is able to deal with standard protocols without influence on mission-critical communications. The communication interface hardware has a host interface and dual redundant network interfaces. The host interface can be chosen PCI-bus or R-bus which is the proprietary internal bus developed for the high reliable redundant controller. Each network interface is a RJ45 connection with 1Gbps maximum in compliance with IEEE802.3.

  • PDF

보상 알고리즘을 이용한 초고압 계통의 모선보호용 비율 전류차동 계전방식에 관한 연구 (A Study on a Percentage Current Differential Relaying Algorithm for EHV Bus Protection Using a Compensating Algorithm)

  • 강용철;윤재성;김동용;박종근;문승일
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1999년도 하계학술대회 논문집 C
    • /
    • pp.1139-1141
    • /
    • 1999
  • A variable percentage current differential relaying algorithm is widely used for bus protection. However, it may maloperate in case of high-impedance internal faults and external faults with CT saturation and thus additional method to cope with CT saturation is necessary. This paper proposes a percentage current differential relaying algorithm for bus protection using a compensating algorithm of secondary current of CTs. As the proposed method compensates the distorted secondary currents of CTs it can improves the sensitivity of relays in a large current region and does not need any additional method for CT saturation.

  • PDF

공유 버스와 공유 메모리 스위치를 이용한 멀티캐스트 ATM 스위치 구조 (A Multicast ATM Switch Architecture using Shared Bus and Shared Memory Switch)

  • 강행익;박영근
    • 한국통신학회논문지
    • /
    • 제24권8B호
    • /
    • pp.1401-1411
    • /
    • 1999
  • 멀티미디어 서비스의 증가에 따라 멀티캐스팅(Multicasting)은 ATM 스위치 디자인에 있어 중요성을 더해가고 있다. 기존의 다단 연결 구조에서 멀티캐스트에 의한 트래픽 팽창의 문제를 해결하기 위해 본 논문에서는 고속의 버스와 공유 메모리 스위치를 이용한 멀티캐스트 스위치를 제안한다. 고속의 시분할 버스를 연결 매체로 사용하며 공유 메모리 스위치를 단위 모듈로 하는 구조를 채택하여 용이한 포트 확장성을 제공한다. 트래픽 중재 기법을 사용하여 내부 블러킹을 없애며, 시뮬레이션을 통해 데이터 처리율이나 셀지연 측면에서의 스위치 성능을 확인한다.

  • PDF

소형 저궤도 위성적용을 위한 전력조절분배기 예비설계 (Preliminary Design of a Power Control and Distribution Unit for a Small LEO Satellite Application)

  • 박성우;박희성;장진백;장성수
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
    • /
    • pp.1438-1440
    • /
    • 2005
  • A power control and distribution unit(PCDU) plays roles of protection of battery against overcharge by active control of solar array generated power, distribution of unregulated electrical power via controlled outlets to bus and instrument units, distribution of regulated electrical power to selected bus and instrument units, and provision of status monitoring and telecommand interface allowing the system and ground operate the power system, evaluate its performance and initiate appropriate countermeasures in case of abnormal conditions. In this work, we perform the preliminary design of a PCDU scheme for the small LEO Satellite applications. The main constitutes of the PCDU are the battery interface module, the auxiliary supply modules, solar array regulators with maximum power point tracking(MPPT) technology, heater power distribution modules, internal converter modules for regulated bus voltage generation. and instrument power distribution modules.

  • PDF

MESI 캐쉬 코히어런스 프로토콜을 사용하는 Futurebus+ 기반 멀티프로세서 시스템의 성능 평가 (Performance Analysis of Futurebus+ based Multiprocessor Systems with MESI Cache Coherence Protocol)

  • 고석범;강인곤;박성우;김영천
    • 한국통신학회논문지
    • /
    • 제18권12호
    • /
    • pp.1815-1827
    • /
    • 1993
  • 본 논문에서는 MESI 캐쉬 코히어런스 프로토콜를 사용하는 Futurebus를 시스템 버스로 갖는 멀티프로세서 시스템에 대하여 4 종류의 버스 트랜잭션에 따라 시스템의 성능을 평가하였다. 성능 평가를 위한 모델링과 시뮬레이션은 SLAM II 그래픽 심볼과 컴파일러를 이용하였다. 정확한 시뮬레이션을 위하여 해석적 방법으로 MESI 프로토콜의 각 상태에 대한 확률을 구하였고, 구한 확률 값은 시뮬레이션의 입력으로 사용하였다. 시뮬레이션에서는 프로세서의 수, 캐쉬 메모리의 히트율, 읽기 명령을 수행할 확률, 메모리 엑세스 시간, 메모리 모듈의 수, 프로세서가 내부 동작을 수행할 확률, 버스의 밴드 폭에 따른 프로세서의 이용률, 메모리의 이용률, 버스의 이용률, 버수 중재 대기 시간 등을 구하였다.

  • PDF