• 한국통신학회논문지
• /
• 제29권9A호
• /
• pp.983-990
• /
• 2004

본 논문에서는 중 전압 전력선을 이용한 전력선 통신대 LC) 네트워크의 입력임피던스를 계산하였다. 먼저 전송 선로 모델을 이용하여 전력선 통신 네트워크의 입출력 단 모델을 제시하였으며, 여기에 전력선의 방사성 손실, 도체손실, 유전체 손실 등에 의한 감쇠상수를 적용시켜 임피던스를 계산하였다 계산결과 방사성 손실에 의한 강쇠 가 가장 크게 나타났으며, 전력선의 특정임피던스가 매우커서 입력 단에서의 반사가 심하기 때문에 입력임피던스 가 일정한 주기를 가지는 정재파 형태로 나타남을 알 수 있었다 또한 입력임피던스의 주기는 동축선로의 길이에 주로 의존하고, 크기는 주로 전력선의 특성임피던스 및 손실에 의존하였다 실제 측정결과 계산 치와 측정치가 매 우 유사함을 알 수 있었다.

• 자원리싸이클링
• /
• 제13권6호
• /
• pp.26-30
• /
• 2004

모노폴 안테나를 직각으로 꺾어 변형시킨 역 L형 안테나는 수직부와 수평부의 길이 비에 따라 입력임피던스의 변화가 크기 때문에 정합 문제가 발생하게 된다. 본 논문에서는 수직부와 수평부의 길이 비에 따라 임피던스의 변화를 해석하고, 급전부 인접 접지면상에 부분적으로 페라이트 박막을 부가하여 임피던스의 조절이 가능함을 확인할 수 있었다. 페라이트의 재질특성(유전율, 투자율, 도전율)이 주어졌을 때, 호형 페라이트 필름구조(두께, 반경 등)의 변화에 따른 임피던스 변화를 역 L 안테나 모형에 적용함으로써 휴대폰 내장형 안테나 설계시 최적 정합이 이루어질 수 있도록 FDTD 수치해석 방법을 사용하였다.

• 한국자원리싸이클링학회:학술대회논문집
• /
• 한국자원리싸이클링학회 2004년도 13회 산화철워크샵
• /
• pp.43-51
• /
• 2004

모노폴 안테나를 직각으로 꺽어 변형시킨 역 L 형 안테나는 수직부와 수평부의 길이 비에 따라 입력임피던스의 변화가 크기 때문에 정합 문제가 발생하게 된다. 본 논문에서는 수직부와 수평부의 길이 비에 따라 임피던스의 변화를 해석하고, 급전부 인접 접지면상에 부분적으로 페라이트 박막을 부가하여 임피던스의 조절이 가능함을 확인할 수 있었다. 페라이트의 재질특성(유전율, 투자율, 도전율)이 주어졌을 때, 호형 페라이트 필름구조(두께, 반경 등)의 변화에 따른 임피던스 변화를 역 L 안테나 모형에 적용함으로써 휴대폰 내장형 안테나 설계 시 최적 정합이 이루어질 수 있도록 FDTD 수치해석 방법을 사용하였다.

• 한국정보전자통신기술학회논문지
• /
• 제6권1호
• /
• pp.18-22
• /
• 2013

모노폴 안테나를 직각으로 꺾어 변형시킨 역 L 형 안테나는 수직부와 수평부의 길이 비에 따라 입력임피던스의 변화가 크기 때문에 정합 문제가 발생하게 된다. 본 논문에서는 수직부와 수평부의 길이 비에 따라 임피던스의 변화를 해석하고, 급전부 인접 접지면상에 부분적으로 페라이트 박막을 부가하여 임피던스의 조절이 가능함을 확인할 수 있었다. 페라이트의 재질특성(유전율, 투자율, 도전율)이 주어졌을 때, 호형 페라이트 필름구조(두께, 반경 등)의 변화에 따른 임피던스 변화를 역 L 안테나 모형에 적용함으로써 휴대폰 내장형 안테나 설계시 최적 정합이 이루어질 수 있도록 FDTD 수치해석 방법을 사용하였다.

• 대한전자공학회논문지TC
• /
• 제40권5호
• /
• pp.187-196
• /
• 2003

사각 마이크로스트립 패치 안테나의 입력 임피던스와 방사패턴에 대한 공기 갭과 이방성 기판의 영향을 적분 방정식 공식에 사용하여 연구하였다. 갈러킨 모멘트법을 사용하여 적분 방정식을 해석함으로서 입력 임피던스와 방사패턴을 얻을 수 있다. 기저함수의 선택은 패치 위의 실제 전류밀도와 가장 유사한 형태인 정현적 기저함수를 선택하였다. 전사모의 실험결과로부터 공기 갭의 두께, 기판의 이방성 비와 이방성 기판의 비유전율 변화에 따른 입력 임피던스와 방사패턴의 변화를 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.339-342
• /
• 1998

The stacked microstrip patch antenna is modeled by a simple cavity model. Using this model, the input impedance of the stacked microstrip patch antenna fed by a coaxial probe is expressed as a function of antenna paprameters and frequency. We calculate the input impedance of the stacked microstrip patch antenna for the variation of frequency.

• 전기학회논문지
• /
• 제57권2호
• /
• pp.229-234
• /
• 2008

An AC-DC transfer standard(TS) is used for the AC voltage standard in the range of 2 mV to 1000 V below 1 MHz. Micro-potentiometer(${\mu}Pot$) is used to evaluate the ac-dc transfer difference(ADD) of the TS below 200 mV range. The ADD of the TS were changed by the loading effect caused from the input impedance change of the TS depend on frequency. An input impedance evaluation technique of the TS using ${\mu}Pot$ has been developed.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.587-590
• /
• 2005

We investigated the input impedance characteristics of UHF-band RFID tag chip for increased reading range. A voltage multiplier designed using 0.4 ${\mu}m$ $zero-V_T$ MOSFET showed that DC output voltage of 2 V can be obtained using standard CMOS process. The input impedance of the voltage multiplier was examined to achieve impedance level for maximum reading distance using analytical and numerical approaches. The input impedance of the voltage multiplier could be varied in a wide range by selecting the size of MOSFET and the number of multiplying stages of the voltage multiplier, and thus, the impedance level required for the tag antenna can be obtained in presence of other tag circuit blocks.

• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.754-764
• /
• 2001

고정도 전류-모드 신호 처리를 위한 낮은 전류-입력 임피던스를 갖는 A급 바이폴라 제 2세대 전류 콘베이어(CCII)와 그것의 오프셋 보상된 CCII를 제안하였다. 제안한 CCII는 전류 입력을 위한 정류된 전류-셀, 전압 입력을 위한 이미터 폴로워, 그리고 전류 출력을 위한 전류 미러로 구성된다. 이 구성에서, 전류 입력단자의 임피던스를 줄이기 위해 두 입력 단은 전류 미러에 의해 결합되었다. 실험 결과, CCII의 전류 입력단자의 임피던스는 8.4 Ω 이하였고, 전류 입력 단자의 오프셋 전압은 40 mV로 나타났다. 이 오프셋을 줄이기 위하여 오프셋 보상된 CCII는 제안한 CCII의 회로 구성에 다이오드-결선된 npn과 pnp 트랜지스터를 첨가시켰다. 실험 결과, 오프셋 보상된 CCII의 전류 입력 단자의 임피던스는 2.1Ω이하였고, 전압 오프셋은 0.05mV로 나타났다. 제안한 두 CCII을 전압 폴로워로 사용할 때 3-dB 차단 주파수는 30 MHz이었다. 전력 소비는 6 mW이다.

• Journal of Power Electronics
• /
• 제9권3호
• /
• pp.447-455
• /
• 2009

The power supply systems, which require low-voltage / high-current output has been changing from the conventional centralized power system to a distributed power system. The distributed power system consists of a bus converter and POL. The most important factor is the system stability in bus architecture design. The overlap between the output impedance of a bus converter input impedance of POL causes system instability and has been an actual problem. By increasing the bus capacitor, the system stability can be easily improved. However, due to limited space on the system board, the increasing of bus capacitors is impractical. An urgent solution of this issue is strongly desired. This paper presents the output impedance design for on-board distributed power system by means of three control schemes of a bus converter. The output impedance peak of the bus converter and the input impedance of the POL are analyzed and then conformed experimentally for stability criterion. Furthermore, the design process of each control schemes for system stability is proposed.