• 제목/요약/키워드: improved normalized min-sum algorithm

검색결과 3건 처리시간 0.043초

LDPC 부호의 복호를 위한 정규화와 오프셋이 조합된 최소-합 알고리즘 (Combined Normalized and Offset Min-Sum Algorithm for Low-Density Parity-Check Codes)

  • 이희란;윤인우;김준태
    • 방송공학회논문지
    • /
    • 제25권1호
    • /
    • pp.36-47
    • /
    • 2020
  • 향상된 신뢰-전파 기반 알고리즘인 정규화 최소-합 알고리즘 혹은 오프셋 최소-합 알고리즘은 낮은 연산복잡도와 높은 복호 성능을 보여 LDPC(Low-Density Parity-Check) 부호의 복호에 널리 이용되고 있다. 그러나, 이 알고리즘들은 적절한 정규화 계수와 오프셋 계수가 이용되어야만 높은 복호 성능을 갖는다. 최근 제안된 CMD(Check Node Message Distribution) 차트와 최소자승법을 이용하여 정규화 계수를 찾는 방법은 기존의 계수 도출 방법보다 계산량이 적을 뿐 아니라 각 반복 복호마다 최적의 정규화 계수를 도출할 수 있기 때문에 복호 성능을 높일 수 있다. 본 논문에서는 이 방법을 응용하여 정규화와 오프셋이 조합된 최소-합 알고리즘의 보정 계수 조합의 도출을 위한 알고리즘을 제안하고자 한다. 차세대 방송 통신 표준인 ATSC 3.0용 LDPC 부호의 컴퓨터 모의실험은 제안한 알고리즘을 통해 도출된 보정 계수 조합을 사용하였을 때 타 복호 알고리즘보다 월등히 높은 복호 성능을 가지는 것을 보인다.

INMS 복호 알고리듬을 적용한 WiMAX용 LDPC 복호기의 성능분석 및 하드웨어 설계 (Performance analysis and hardware design of LDPC Decoder for WiMAX using INMS algorithm)

  • 서진호;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.229-232
    • /
    • 2012
  • 본 논문에서는 Improved Normalized Min-Sum(INMS) 복호 알고리듬을 적용한 LDPC 복호기의 복호성능 및 복호 수렴속도를 고정소수점 Matlab 모델링과 시뮬레이션을 통해 분석한 후, Verilog-HDL로 하드웨어를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)을 지원한다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(Decoding Function Unit)를 적용하여 면적을 최소화하였다. 기존의 DFU에 적용된 min-sum 복호 알고리듬 보다 복호성능이 좋은 INMS 복호 알고리듬을 적용함으로써 LLR 비트 수를 1-비트 감소시켜 하드웨어를 최적화시켰다.

  • PDF

개선된 정규화 최소합 알고리듬을 적용한 WiMAX/WLAN용 LDPC 복호기 (LDPC Decoder for WiMAX/WLAN using Improved Normalized Min-Sum Algorithm)

  • 서진호;신경욱
    • 한국정보통신학회논문지
    • /
    • 제18권4호
    • /
    • pp.876-884
    • /
    • 2014
  • 본 논문에서는 개선된 정규화 최소합(improved normalized min-sum) 복호 알고리듬을 적용한 LDPC 복호기를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원한다. INMS 복호 알고리듬과 SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(decoding function unit)을 구현하여 하드웨어 복잡도와 복호 성능을 최적화시켰다. 설계된 LDPC 복호기는 0.18-${\mu}m$ CMOS 셀 라이브러리를 이용하여 100 MHz 동작 주파수로 합성한 결과, 284,409 게이트와 62,976 비트의 메모리로 구현되었으며, FPGA 구현을 통해 하드웨어 동작을 검증하였다. 1.8V 전원전압에서 100 MHz로 동작 가능할 것으로 평가되며, 부호율과 블록길이에 따라 약 82~218 Mbps의 성능을 가질 것으로 예상된다.