• 대한기계학회논문집B
• /
• 제39권10호
• /
• pp.825-829
• /
• 2015

나노선에서 코어-셸 헤테로 구조를 도입함으로써 열 전도율을 낮출 수 있으며, 이로 인해 열전 효율(ZT)을 향상시킬 수 있다는 것이 이론 연구를 통해 제안되었다. 본 논문에서는 코어-셸 나노선의 열전도율 감소를 실험적인 방법을 통해 확인하였다. 화학증기 증착법을 통해 만든 게르마늄-규소 $_x$ 게르마늄 $_{1-x}(Ge-Si_xGe_{1-x})$ 코어-셸 나노선의 열전도율을 마이크로 크기의 뜬 디바이스를 이용하여 측정하였다. 셸에서 측정된 실리콘의 함유율(x)는 0.65 로 확인하였으며, 게르마늄은 코어와 셸 사이에서, 격자 불일치(lattice mismatch)에서 비롯된 결점(defect)와 같은 역할을 한다. 또한, 4-point I-V 측정실험에, 휘트스톤 브릿지 실험을 추가 진행함으로써 측정 민감도를 강화하였다. 측정된 열전도율은 상온에서 9~13 W/mK 으로써, 비슷한 지름을 가지는 게르마늄 나노선과 비교하였을 때, 열전도율이 약 30 % 낮아졌음을 확인하였다.

• 한국재료학회지
• /
• 제9권5호
• /
• pp.460-466
• /
• 1999

The deep level electron traps in AP-MOCVD GaAs/undoped Al\ulcornerGa\ulcornerAs/n-type GaAs heterostructures have been investigated by means of Deep Level Transient Spectroscopy DLTS). In terms of the experimental procedure, GaAs/undoped Al\ulcornerGa\ulcornerAs/n-type GaAs heterostructures were deposited on 2" undoped semi-insulating GaAs wafers by the AP-MOCVD method at $650^{\circ}C$ with TMGa, AsH3, TMAl, and SiH4 gases. The n-type GaAs conduction layers were doped with Si to the target concentration of about 2$\times$10\ulcornercm\ulcorner. The Al content was targeted to x=0.5 and the thicknesses of Al\ulcornerGa\ulcornerAs layers were targeted from 0 to 40 nm. In order to investigate the electrical characteristics, an array of Schottky diodes was built on the heterostructures by the lift-off process and Al thermal evaporation. Among the key results of this experiment, the deep level electron traps at 0.742~0.777 eV and 0.359~0.680 eV were observed in the heterostructures; however, only a 0.787 eV level was detected in n-type GaAs samples without the Al\ulcornerGa\ulcornerAs overlayer. It may be concluded that the 0.787 eV level is an EL2 level and that the 0.742~0.777 eV levels are related to EL2 and residual oxygen impurities which are usually found in MOCVD GaAs and Al\ulcornerGa\ulcornerAs materials grown at $630~660^{\circ}C$. The 0.359~0.680 eV levels may be due to the defects related with the al-O complex and residual Si impurities which are also usually known to exist in the MOCVD materials. Particularly, as the Si doping concentration in the n-type GaAs layer increased, the electron trap concentrations in the heterostructure materials and the magnitude of the C-V hysteresis in the Schottky diodes also increased, indicating that all are intimately related.ated.

• 한국광학회지
• /
• 제15권5호
• /
• pp.469-474
• /
• 2004

본 논문에서는 저 전류 및 고 효율로 동작하는 planar buried heterostructure(PBH) 구조로 sampled grating(SG) distributed bragg reflector(DBR) laser diode(LD)를 처음으로 설계하고 제작하였다. 특히 활성층과 도파로층의 높은 결합 효율을 얻기 위해 건식 식각과 습식 식각을 같이 사용하여 결함이 거의 없는 butt-coupling(BT) 계면을 형성하였다. 제작된 파장 가변레이저의 평균 발진 임계전류는 약 12 mA로 ridged waveguide(RWG)와 buried ridge stripe(BRS) 구조로 제작된 결과 보다 두 배 정도 낮게 나타났으며, 광 출력은 200 mA에서 약 20 mW 정도로 RWG 와 BRS 보다 각각 9 mW, 13 mW 더 우수하게 나타났다. 그리고 파장 가변 영역을 측정한 결과 44 nm로 설계결과와 일치하였으며, 최대 파장 가변 영역 안에서 출력 변화 폭이 5 dB 이내로서 RWG 구조의 9 dB보다 출력변화 폭이 4 dB 적게 나타났다. 전체 파장 가변 영역에서 SMSR이 35 dB 이상으로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제26권4호
• /
• pp.33-37
• /
• 2019

본 연구는 에폭시 내 Cu, h-BN 및 GO 분말을 포함한 이종의 필러를 활용하여 점진적인 열적 특성을 구현하였다. 단일 복합체 내에서 상대적으로 무거운 Cu 및 h-BN 분말은 하부 층에 주로 존재하는 반면, 가벼운 GO 분말은 복합체의 상부층에 분산되었다. 이종 필러를 함유한 GO/h-BN (GO/Cu) 에폭시 복합체의 열전도도는 0.55(0.52) W/m·K에서 2.82(1.37) W/m·K로 점진적으로 증가했다. 반대로 열팽창 계수는 GO/Cu와 GO/h-BN 에폭시 복합체 내에서 51 ppm/℃에서 23 ppm/℃으로, 57 ppm/℃에서 32 ppm/℃으로 각각 감소되었다. 이러한 복합체 내의 열적 특성의 변화는 열전도도, 형태 및 필러의 비중에 따른 분포를 포함하여 필러의 고유한 물성에 의해 발생한다. 서로 다른 물성을 가진 필러 물질을 동일한 매트릭스 내에 도입을 통한 점진적 열적 특성의 구현은 반도체/플라스틱, 금속/플라스틱, 반도체/금속 등의 이종 구조로 이루어진 계면에서 효과적인 열전달을 위한 계면소재로서 유용할 것이다.

• 한국광학회지
• /
• 제9권2호
• /
• pp.111-116
• /
• 1998

활성층의 변형이 0.9%의 압축변형에서 1.4%의 인장변형에 이르는 13개의 InGaAs/InGaAsP 따로가둠 이종접합 다중양자우물 레이저의 문턱전류밀도 값을 계산하여, 변형이 문턱전류밀도에 미치는 영향을 살펴보았다. 양자우물의 띠간격이 1.55.mu.m가 되도록 양자우물의 두께를 정하였고, 레이저의 이득계산을 위한 띠구조 및 전이행렬요소의 계산에는 블록대각화된 8 * 8 이차 $k^{\rarw}$ * $p^{\rarw}$ 해밀토니안을 사용하여 전도띠의 비포물선형 효과 및 원자가띠의 섞임을 모두 고려하였다. 실온의 문턴전류밀도는 중양공띠와 경양공띠가 교차하는 0.4% 인장변형의 값과 두번째 전도부띠가 생기기 시작하는 0.5% 인장변형의 값에서 불연속점을 가졌다. 실온의 문턱전류밀도는 이 0.4-0.5% 인장변형 부근에서 극대가 되고, 양쪽으로 변형값이 달라지면서 감소하였다가 극소점을 거쳐 다시 약간 증가하는 모습을 보였는데, 이는 실험결과와 대체로 일치한다. 이 계산결과를 변형의 효과에 관한 다른 여러 이론적 혹은 실험적인 논문들과 비교 토론하였다.

• 한국자기학회지
• /
• 제18권4호
• /
• pp.147-153
• /
• 2008

GaAs 기판위에 Fe을 성장시킨 이종 접합 구조는 두 물질의 lattice mismatch가 1.4 % 정도로 작기 때문에 결정 상태가 매우 좋은 Fe층을 성장시킬 수 있는 것으로 알려져있다. GaAs/Fe의 계면에서는 많은 흥미로운 현상이 관찰되며, 또한 스핀주입을 이용한 산업적 응용 면으로 가치가 있는 구조로서 활발한 연구가 진행되어 왔다. 본 연구에서는 GaAs(100) 표면에 Fe층을 쐐기모양으로 두께를 $0{\sim}3.4$ nm로 바꾸어 성장시키고 5 nm 두께의 Au층을 추가 증착시킨 시료를 Brillouin light scattering(BLS) 측정방법을 이용, 자기이방성에 대해 조사하였다. Fe층 두께를 변화시켜가며 자화 용이축과 곤란축 방향으로 외부자기장의 세기에 대한 스핀파 들뜸의 의존도와 외부자기장의 방위각에 대한 스핀파 들뜸의 의존도를 조사하였다. 측정된 결과의 정량적 분석을 통해 Fe층의 두께에 따라 일축 자기이방성 상수와 이축 자기이방성 상수를 구하였다. GaAs층 위에서 성장된 Fe층의 자기이방성은 GaAs 기판에 영향을 받아 Fe층의 두께가 얇을수록 큰 일축 자기이방성을 가지고 박막의 두께가 증가함에 따라서 Fe 본래의 이축 이방성의 크기가 증가함을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.375-375
• /
• 2010

CdTe as an absorber material is widely used in thin film solar cells with the heterostructure due to its almost ideal band gap energy of 1.45 eV, high photovoltaic conversion efficiency, low cost and stable performance. The deposition methods and preparation conditions for the fabrication of CdTe are very important for the achievement of high solar cell conversion efficiency. There are some rearranged reports about the deposition methods available for the preparation of CdTe thin films such as close spaced sublimation (CSS), physical vapor deposition (PVD), vacuum evaporation, vapor transport deposition (VTD), closed space vapor transport, electrodeposition, screen printing, spray pyrolysis, metalorganic chemical vapor deposition (MOCVD), and RF sputtering. The RF sputtering method for the preparation of CdTe thin films has important advantages in that the thin films can be prepared at low growth temperatures with large-area deposition suitable for mass-production. The authors reported that the optical and electrical properties of CdTe thin film were closely connected by the thickness-uniformity of the film in the previous study [1], which means that the better optical absorbance and the higher carrier concentration could be obtained in the better condition of thickness-uniformity for CdTe thin film. The thickness-uniformity could be controlled and improved by the some process parameters such as vacuum level and RF power in the sputtering process of CdTe thin films. However, there is a limitation to improve the thickness-uniformity only in the preparation process [1]. So it is necessary to introduce the external or additional method for improving the thickness-uniformity of CdTe thin film because the cell size of thin film solar cell will be enlarged. Therefore, the authors firstly applied the chemical mechanical polishing (CMP) process to improving the thickness-uniformity of CdTe thin films with a G&P POLI-450 CMP polisher [2]. CMP process is the most important process in semiconductor manufacturing processes in order to planarize the surface of the wafer even over 300 mm and to form the copper interconnects with damascene process. Some important CMP characteristics for CdTe were obtained including removal rate (RR), WIWNU%, RMS roughness, and peak-to-valley roughness [2]. With these important results, the CMP process for CdTe thin films was performed to improve the thickness-uniformity of the sputtering-deposited CdTe thin film which had the worst two thickness-uniformities of them. Some optical properties including optical transmittance and absorbance of the CdTe thin films were measured by using a UV-Visible spectrophotometer (Varian Techtron, Cary500scan) in the range of 400 - 800 nm. After CMP process, the thickness-uniformities became better than that of the best condition in the previous sputtering process of CdTe thin films. Consequently, the optical properties were directly affected by the thickness-uniformity of CdTe thin film. The absorbance of CdTe thin films was improved although the thickness of CdTe thin film was not changed.