• 한국컴퓨터정보학회논문지
• /
• 제15권10호
• /
• pp.1-9
• /
• 2010

본 논문에서는 이종가산기구조에 근거한 이진가산기의 전력-지연시간곱의 최적화 방법론을 제안한다. 정수선형 계획법(Integer Linear Programming)에 의해 이종가산기의 전력-지연시간곱을 공식화하였다. 정수선형계획법의 사용을 위하여 최초의 전력-지연시간곱의 비선형수식을 선형수식으로 변환하는 기법을 채택하였다. 또한, 제안된 방법이 전력지연시간곱(Power-Delay Product)의 척도에서 기존가산기와 비교해 우월함을 실험결과를 통해 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권8호
• /
• pp.327-336
• /
• 2007

비용 효과가 좋은 디지털 시스템을 설계하기 위하여, 트랜지스터 수준부터 RTL 수준까지 최적화를 위한 다양한 설계 방법이 연구되어 왔다. 가산기는 디지털 시스템에서 가장 기본적인 산술연산을 수행하는 필수 회로로서, 전체 시스템의 성능에 영향을 줄 수 있다. 본 논문에서는 최적의 가산기를 설계하기 위하여 상위수준에서 연구하였다. 결과로 혼합 가산기 구조를 제안하고 이를 정수 선형 프로그래밍(ILP: integer liner programming)을 이용해 수학적으로 모델링한다. 혼합 가산기 구조는 다양한 캐리 전달 방식을 가진 가산기 블록을 선형적으로 연결한 구조로서, 사용된 가산기 블록의 종류와 개수에 따라 다양한 가산기 조합이 발생한다. 이러한 조합에 의해 확장된 가산기의 설계공간을 탐색함으로써, 단일 타입의 가산기만을 고려한 것보다 나은 최적의 가산기를 설계할 수 있다. 제안한 혼합 가산기 구조와 ILP를 이용한 최적화 기법은 연산시간과 회로면적 등의 특성이 다른 가산기 IP(intellectual property)들을 비트 수준에서 재합성하기 때문에, 보다 미세한 수준에서 최적화를 수행할 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제15권2호
• /
• pp.9-18
• /
• 2010

모바일 임베디드 시스템에서는 성능이 우수하면서도 작은 칩 크기와 저 전력의 동작 조건이 요구된다. CORDIC 연산기는 초월 함수들을 효율적으로 계산하는 알고리즘으로, 특유의 하드웨어 간결성으로 인하여 모바일 임베디드 시스템에 매우 적합한 연산기이다. 하지만 CORDIC 알고리즘은 내부 연산의 반복 횟수에 따라 성능이 저하되는 문제점이 있다. CORDIC 연산기를 분석하면 가산기의 영향이 매우 크다는 것을 알 수 있다. 가산기의 알고리즘 종류에 따라 필요 이상의 성능 증가로 인하여 회로 면적과 소비 전력이 증가하면서 성능이 낭비되는 문제점을 해결하기 위하여 연산 시간, 회로 면적, 소비 전력에 대한 보다 심층적인 절충 관계 분석이 필요하다. 본 논문에서는 가산기에 따른 자원 낭비를 최소화하는 방법으로 혼합 가산기를 이용한 CORDIC 연산기를 제안하고, 혼합 가산기를 사용하면 요구 조건에 보다 최적화된 CORDIC 연산기를 설계할 수 있음을 실험 결과를 이용하여 보였다.