• Journal of Electrical Engineering and information Science
• /
• 제3권3호
• /
• pp.366-372
• /
• 1998

A high efficiency interleaved active clamp forward converter with self driven synchronous rectifiers for a modular power processor is presented. To simplify the gate drive circuits, N-P MOSFETs coupled active clamp method is used. An efficiency about 90% for the load range of 50-100% is achieved. The details of design for the power stage and current mode control circuit are provided, and also some experimental results are given.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.413-414
• /
• 2013

An LLC resonant converter is widely used due to many advantages over others. However, it is still not used in high current applications because it is difficult to drive the synchronous rectifiers. In this paper, a novel gate driving sheme for secondary-side synchronous rectifiers is introduced and its simulation results are also presented

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 추계학술대회
• /
• pp.87-89
• /
• 2019

본 논문에서는 직렬 연결된 스위칭 소자에서 발생할 수 있는 전압 불평형의 원인을 분석하고 이를 제거할 수 있는 능동 게이트 구동 기법을 제안한다. 제안하는 방법은 스위치의 턴오프 경로에 트랜지스터를 추가하여 전압 불평형 정도에 따라 각 소자의 스위칭 속도를 조절함으로써 전압 불평형을 제거한다. 제안하는 방법의 확인을 위하여 SiC MOSFET을 이용한 전력변환회로를 대상으로 모의실험을 실시하였고, 제안하는 방법이 전압 불평형의 제거에 효과적임을 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1992년도 하계학술대회 논문집 B
• /
• pp.1211-1214
• /
• 1992

본 논문에서 제안한 Fara DS Series의 AC SERVO (DC BRUSHLESS) MOTOR 제어기는 ROBOT, CNC, 각종 공작기계및 FA기기에서 MOTOR를 구동 원으로 사용하는데 사용되는 제품이다. AC SERVO MOTOR DRIVE의 Inverter에 IGBT(Insulated Gate Bipoler Transistor)를 사용하여 Switching 주파수를 높임으로써 Motor를 가변속 제어할때 발생하는 소음 및 진동을 극소화 하였다. 또한 일반적으로 Motor 속도제어를 급감속으로 제어할때 Servo Motor의 비선형 특성으로 인한 전류위상을 보상하여 모든 동작구간에서 최적의 상태의 제어가 되도록 개발하였다. 그리고 다양한 User Option 기능을 내장하여 User가 원하는 제어대상에 효과적으로 적용할 수 있도록 하였다. 아울러 MOTOR 제어기에 내장 된 다수의 보호기능을 통해서 Motor운전중 발생하는 이상상태에 대해 제어기를 보호할 수 있도록 하였다. 제안한 제어기는 부하변동, 전압변동, 온습도변동에 대해 속도변동율을 최소화 함으로써 ROBOT, CNC등 FA분야에서 폭넓게 이용할수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.94-94
• /
• 2008

We have performed simulation for Junction Field Effect Transistor(JFET) using Silvco to improve its electrical properties. The device structure and process conditions of Si-control JFET(Si-JFET) were determined to set its cut off voltage and drain current(at Vg=0V) to -0.5V and $300{\mu}A$, respectively. From electrical property obtained at various implantation energy, dose, and drive-in conditions of p-gate doping, we found that the drive in time of p-type gate was the most determinant factor due to severe diffusion. Therefore we newly designed SiGe-JFET, in which SiGe layer is to epitaxial layers placed above and underneath of the Si-channel. The presence of SiGe layer lessen the p-type dopants (Boron) into the n-type Si channel the phenomenon would be able to enhance the structural consistency of p-n-p junction. The influence of SiGe layer will be discussed in conjunction with boron diffusion and corresponding I-V characteristics in comparison with Si-control JFET.

• Journal of Power Electronics
• /
• 제16권3호
• /
• pp.1209-1217
• /
• 2016

This paper presents a novel charge pump scheme that combines the advantages of Fibonacci and Dickson charge pumps to obtain 30 V voltage for display driver integrated circuit application. This design only requires four external capacitors, which is suitable for a small-package application, such as smart card displays. High-amplitude (<6.6 V) clocks are produced to enhance the gate drive of a Dickson charge pump and improve the system's current drivability by using a voltage-doubler charge pump with a pulse skip regulator. This regulation engages many middle-voltage devices, and approximately 30% of chip size is saved. Further optimization of flying capacitors tends to decrease the total chip size by 2.1%. A precise and simple model for a one-stage Fibonacci charge pump with current load is also proposed for further efficiency optimization. In a practical design, its voltage error is within 0.12% for 1 mA of current load, and it maintains a 2.83% error even for 10 mA of current load. This charge pump is fabricated through a 0.11 μm 1.5 V/6 V/32 V process, and two regulators, namely, a pulse skip one and a linear one, are operated to maintain the output of the charge pump at 30 V. The performances of the two regulators in terms of ripple, efficiency, line regulation, and load regulation are investigated.

• 한국산학기술학회논문지
• /
• 제13권4호
• /
• pp.1789-1796
• /
• 2012

본 논문에서는 RFID 태그 칩 구동을 위한 새로운 고효율 CMOS 브리지 정류기를 설계하고 해석하였다. 동작 주파수가 높아짐에 따라 증가하는 게이트 누설전류의 주 통로가 되는 게이트 커패시턴스를 회로적인 방법으로 감소시키기 위해 제안한 정류기의 입력단을 두 개의 NMOS로 종속접속형으로 연결하여 설계하였으며, 이러한 종속접속형 입력단을 이용한 게이트 커패시턴스 감소 기법을 이론적으로 제시하였다. 또한 제안한 정류기의 출력특성은 고주파 소신호 등가회로를 이용하여 해석적으로 유도하였다. 일반적인 경우의 $50K{\Omega}$ 부하저항에 대해, 제안한 정류기는 915MHz의 UHF(for ISO 18000-6)에서는 28.9%, 2.45GHz의 마이크로파 대역 (for ISO 18000-4)에서는 15.3%의 전력변환효율을 보여, 915MHz에서 26.3%와 26.8%, 2.45GHz에서 13.2%와 12.6%의 전력변환효율을 보인 비교된 기존의 두 정류기에 비해 보다 개선된 전력변환효율을 보였다. 따라서 제안한 정류기는 다양한 종류의 RFID 시스템의 태그 칩 구동을 위한 범용 정류기로 사용될 수 있을 것이다.

• 대한전자공학회논문지TE
• /
• 제37권2호
• /
• pp.83-90
• /
• 2000

본 논문에서는 IMT2000 중계기용으로 1.88-1.98 ㎓ 대역 전력증폭기를 저 가격, 소형으로 개발하였다. 이 전력증폭기는 두 단으로 구성되어 있으며 초단은 P-HEMT (ATF-34143, 800 micron gate width, Agilent Technologies)를 사용하였으며, 종단은 GaAs FET(EFA240D-SOT89, 2400 micron gate width, Excelics Semiconductor)를 사용하였다. 개발된 전력 증폭기는 전체 주파수 대역인 1880-1980 ㎒에서 이득이 29.5㏈, 1㏈ gain compression point는 29.5dBm, 3rd order intercept point(OIP3)는 42dBm 그리고 입출력 return loss는 -10㏈/-l2㏈ 이다. 본 연구에서는 이 전력 증폭기를 설계하기 위하여 각 소자의 비선형 모델을 사용하여 전력증폭기의 여러 가지 비선형 특성을 설계할 수 있었으며, 이 전력 증폭기의 크기는 42(L) x 34(W) mm으로 소형화가 가능하였다.

• 대한전기학회논문지
• /
• 제35권12호
• /
• pp.541-554
• /
• 1986

This paper presents the results of driving performance analysis of permanent magnet synchronous motor using a microprocessor based control system. The system consists of three phase power transistor inverters, three phase controlled rectifier, three central processing units, and sensors. The three CPUs are, respectively, used to generate PWM control signals for the inverter generating three phase sine wave, to generate the gate control signals for firing the converter, and to supervise other two CPUs. The supervisor is used to compute PI control algtorithm to three phase reference sine wave for the inverter. It is also used to maintain a constant voltage frequency ratio for the converter operating as a constant torque controller. The inverter CPU retrieves precomputed PWM patterns from look up tables because of computation speed limitations found in almost available microprocessors. The converter CPU also retrieves precomputed gate control patterns from another look-up tables. For protecting the control ststem from any damage by extraordinary over currents, the supervisor receives the data from current sensor, CT, and break down the CB to isolate the circuits from source. A resolver has a good performance characteristics of overall speed range, especially on low speed range. Therefor the speed control accuracy is impoved. The microprocessor based PM synchronous motor control system, thus, has many advantages such as constant torque characteristics, improvement of wave, limitation on extraordinary over currents, improvement of speed control accuracy, and fast response speed control using multi-CPU and look-up tables.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제49권9호
• /
• pp.618-625
• /
• 2000

Recently PWM inverters are widely utilized for many industrial applications e.g. high performance motor drive and PWM techniques are newly developed for an accurate output voltage. Among them space voltage vector PWM(SVPWM) inverter has high voltage ratio and low harmonics compared to the conventional sinusoidal PWM inverter. However output voltage of PWM inverter is distorted and has error duet o the conducting voltage drop of switching devices and the dead time that is inevitable to prevent the shoot-through phenomenon. This paper investigates 3-phase SVPWM inverter which has a new compensation method against dead time and voltage drop. Proposed algorithm calculates gate pulse periods which directly compensates the dead time and nonlinear voltage drop without modification of reference voltages. Direct compensation of gate pulse periods produces exact output voltage and does not need additional circuits. The propose algorithm is verified through the simulation and experiments.