• 전자공학회논문지SC
• /
• 제37권6호
• /
• pp.25-34
• /
• 2000

본 논문에서 범용의 CMOS 트랜지스터 공정을 사용하여 250-Mbps 10-채널 CMOS 광 수신기 어레이칩을 설계하였다. 이러한 광 수신기 어레이는 병렬 광 신호 전송 시스템의 성능을 결정하는 가장 중요한 블록이며 이를 CMOS 트랜지스터로 설계함으로써 낮은 단가의 시스템의 구현을 가능하게 하였다. 각 데이터 채널은 집적화 된 광 검출 소자 및 여러 단의 증폭기로 구성된 아날로그 프런트-엔드, D-FF (D-flip flop)과 칩 외부 구동기로 구성된 디지털 블록으로 구성되어 있다. 전체 칩은 광 수신기 어레이와 데이터의 동기식 복원을 위해 PLL (Phase-Lock Loop) 회로로 구성 되어있다. 설계한 광 수신기 어레이 칩은 0.65-㎛ 2-poly, 2-metal CMOS 공정을 사용하여 제작하였으며, 각 채널은 ±2.5V의 전원 전압에 대하여 330㎽의 소비 전력을 보였다.

• 마이크로전자및패키징학회지
• /
• 제11권1호
• /
• pp.29-36
• /
• 2004

초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 거동을 살펴보았다. 초박형 실리콘 칩(t<30$\mu\textrm{m}$)은 표면손상의 가능성을 배제하기 위해 KOH및 TMAH둥을 이용한 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{Kapton}$에 바로 실장 되었다. 실리콘칩과 $Kapton^\circledR$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이를 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적어서 연성회로 기판을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽입이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

• Journal of Welding and Joining
• /
• 제24권2호
• /
• pp.64-70
• /
• 2006

The 3-dimensional (3D) chip stacking technology is a leading technology to realize a high density and high performance system in package (SiP). There are several kinds of methods for chip stacking, but the stacking and interconnection through Cu filled through-hole via is considered to be one of the most advanced stacking technologies. Therefore, we studied the optimum process of through-hole via formation and Cu filling process for Si wafer stacking. Through-hole via was formed with DRIE (Deep Reactive ion Etching) and Cu filling was realized with the electroplating method. The optimized conditions for the via formation were RE coil power of 200 W, etch/passivation cycle time of 6.5 : 6 s and SF6 : C4F8 gas flow rate of 260 : 100 sccm. The reverse pulsed current of 1.5 A/dm2 was the most favorable condition for the Cu electroplating in the via. The Cu filled Si wafer was chemically and mechanically polished (CMP) for the following flip chip bumping technology.

• 한국재료학회지
• /
• 제10권12호
• /
• pp.853-863
• /
• 2000

Cu 칩의 Cu 패드 위에 솔더 플립칩 공정에 응용하기 위한 무전해 구리/니켈 UBM (Under Bump Metallurgy) 층을 형성하고 그 특성을 조사하였다. Sn-36Pb-2Ag 솔더 범프와 무전해 구리 및 무전해 니켈 충의 사이의 계면 반응을 이해하고, UBM의 종류와 두계에 따른 솔더 범프 접합(joint) 강도 특성의 변화를 살펴보았다. UBM의 종류에 따른 계면 미세 구조, 특히 금속간 화합물 상 및 형태가 솔더 접합 강도에 크게 영향을 미치는 것을 확인하였다. 무전해 구리 UBM의 경우에는 솔더와의 계면에서 연속적인 조가비 모양의 Cu$_{6}$Sn$_{5}$상이 빠르게 형성되어 파단이 이 계면에서 발생하여 낮은 범프 접합 강도 값을 나타내었다. 무전해 니켈/무전해 구리 UBM에서는 금속간 화합물 성장이 느리고, 비정질로 도금되는 무전해 Ni의 륵성으로 인해 금속간 화합물과의 결정학적 불일치가 커져 다각형의 Ni$_3$Sn$_4$상이 형성되어 무전해 구리 UBM의 경우에 비해 범프 접합 강도가 높게 나타났다. 따라서 무전해 도금을 이용하여 Cu 칩의 Cu pad 위에 솔더 플립칩 공정에 응용하기 위한 UBM 제작시 무전해 니켈/무전해 구리 UBM을 선택하는 것이 접합 강도 측면에서 유리하다는 것을 확인하였다.다.

• 한국재료학회지
• /
• 제9권3호
• /
• pp.288-294
• /
• 1999

솔더 범프를 사용하는 플립 칩 접속기술에서 범프와 칩 사이에 위치하는 금속 충들의 조합을 UBM(Under Bump Metallurgy)라고 부르며 이 UBM을 어떤 조합으로 사용하는 가에 따라 접속의 안정성이 크게 좌우된다. 본 연구에서는 UBM중에서 솔더 접착 층으로 사용되는 구리 층의 두께를 $1\mu\textrm{m}와 5\mu\textrm{m}$로 하는 한편 barrier 층으로 사용되는 금속 층을 Ti, Ni, Pd으로 변화시키면서 이들 UBM과 공정 납-주석 사이의 계면반응을 살펴보았다. 이를 위해 $100\mu\textrm{m}$ 크기의 솔더 범프를 전해도금법을 사용하여 제작하고 리플로 횟수와 시효시간에 따른 각 UBM에서의 금속간 화합물의 성장을 관찰하였다. $Cu_6Sn_5 \eta'$-상 금속간 화합물이 모든 조건에서 형성되었고 Cu층의 두께가 $5\mu\textrm{m}$로 두꺼운 경우에는 $Cu_3Sn \varepsilon$-상도 관찰되었다. Pd을 사용한 UBM 구조에서는 시효 처리시에 $Cu_6Sn_5$ 상 아래쪽에 $PdSn_4$상이 형성되었다. 또한 이들 계면에서의 금속간 화합물의 성장은 솔더 범프의 접속강도 값과 밀접한 관계를 가진다.

• ETRI Journal
• /
• 제37권2호
• /
• pp.387-394
• /
• 2015

A novel interconnection technology based on a 52InSn solder was developed for flexible display applications. The display industry is currently trying to develop a flexible display, and one of the crucial technologies for the implementation of a flexible display is to reduce the bonding process temperature to less than $150^{\circ}C$. InSn solder interconnection technology is proposed herein to reduce the electrical contact resistance and concurrently achieve a process temperature of less than $150^{\circ}C$. A solder bump maker (SBM) and fluxing underfill were developed for these purposes. SBM is a novel bumping material, and it is a mixture of a resin system and InSn solder powder. A maskless screen printing process was also developed using an SBM to reduce the cost of the bumping process. Fluxing underfill plays the role of a flux and an underfill concurrently to simplify the bonding process compared to a conventional flip-chip bonding using a capillary underfill material. Using an SBM and fluxing underfill, a $20{\mu}m$ pitch InSn solder SoP array on a glass substrate was successfully formed using a maskless screen printing process, and two glass substrates were bonded at $130^{\circ}C$.

• 마이크로전자및패키징학회지
• /
• 제24권2호
• /
• pp.11-15
• /
• 2017

실리콘 칩을 적층하는 3D 멀티 플립칩 패키지의 경우 방열문제가 대두됨에 따라 접착 접합부의 열전도도 향상이 요구되고 있다. 본 연구에서는 플립칩 본딩용 비전도성 접착제(NCP)에 있어서 알루미나 필러의 첨가가 NCP의 물성 및 열전도도에 미치는 영향을 조사하였다. 알루미나 필러는 미세피치 플립칩 접속을 위해 평균입도 400 nm의 미세분말을 사용하였다. 알루미나 필러 함량이 0~60 wt%까지 증가함에 따라 60 wt% 첨가 시 0.654 W/mK에 도달하였다. 이는 동일 첨가량 실리카의 0.501 W/mK보다는 높은 열전도도이지만, 동일 함량의 조대한 알루미나 분말을 첨가한 경우에 비해서는 낮은 열전도도로, 미세 플립칩 본딩을 위해 입도가 미세한 분말을 첨가하는 것은 열전도도에 있어서는 불리한 효과로 작용함을 알 수 있었다. NCP의 점도는 40 wt% 이상에서 급격히 증가하는 현상을 나타내었는데, 이는 미세 입도에 따른 필러 간 상호작용의 증가에 기인하는 것으로, 미세피치 플립칩 본딩을 위해 열전도도가 우수한 미세 알루미나 분말을 사용하기 위해서는 낮은 점도를 유지하면서 필러 첨가량을 증가시킬 수 있는 분산방안이 필요한 것으로 판단되었다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2010년도 춘계학술발표대회 초록집
• /
• pp.78-78
• /
• 2010

모바일 정보통신기기를 중심으로 패키지의 초소형화, 고집적화를 위해 플립칩 공법의 적용이 증가되고 있고 있으며 접속피치의 미세화에 따라 솔더 및 언더필을 사용하는 C4 공법보다 ACA(Anisotropic Conductive Adhesive), NCA (Non-conductive Adhesive) 등의 접착제를 이용하는 칩본딩 공법에 대한 요구가 증가하고 있다. 특히, NCA 공법의 경우 산업 현장의 대량생산에 대응하기 위해서는 접착제의 속경화 특성이 요구되어 진다. 일반적으로 접착제의 경화거동은 DSC(Differential Scanning Calorimeter)를 사용해 확인하지만, 수초 이내에 경화되는 접착제의 경우는 적용되기 어렵다. 본 연구에서는 이러한 전자패키지용 접착제의 속경화 거동을 효과적으로 평가할 수 있는 방법을 조사 하였다. 실험에서 사용된 접착제는 에폭시계 레진 기반에 이미다졸계 경화제를 사용한 기본적인 포뮬레이션을 사용하였고, 경화시간은 160^{\circ}C에서 1분 이내에 경화되는 특성을 가지고 있다. 경화 거동을 확인하기 위해서 isothermal DSC와 DEA(Dielectric Analysis)의 두가지 방법을 사용해 비교하였다. 두 실험 방법 모두 $160^{\circ}C$를 유지하며 경화 거동을 확인하였고, DoC(Degree of Cure)의 측정오차를 비교 분석하였다. DEA는 이온 모빌리티 변화에 따른 유전손실율을 측정하는 방법으로 80~90% 이후의 경화도는 측정되지 않았지만, 수초 이내에 경화되는 속경화 특성을 평가하기에 적합한 것으로 확인되었다.

• 마이크로전자및패키징학회지
• /
• 제9권1호
• /
• pp.35-41
• /
• 2002

솔더 범프를 이용한 플립 칩 접속 기술은 시스템의 고속화, 고집적화, 소형화 요구 덴 마이크로 일렉트로닉스의 성능은 향상시키기 위해 필요한 기술이다. 본연구 에서는 Cr/Cr-Cu/cu UBM 구조에서 고 용융점 솔더 범프와 저 용융점 솔더 범프를-시효처리 후 전단 강도를 평가하였다. 계면에서 관찰된 금속간 화합물의 성장과 접합상태를 SEM과 TEM으로 분석하였으며, 유한요소법을 통하여 전단하중을 적용하였을때 집중되는 응력을 해석하였다. 실험결과 Sn-97wt%Pb와 Sn-37wt%Pb에서 900시간 시효 처리된 시편의 전단강도는 최대 값에서 각각 25%, 20% 감소하였다. 시효처리를 통해 금속간화합물인 $Cu_6/Sn_5$와 $Cu_3Sn$의 성장을 확인하였으며, 파단 경로는 초기의 솔더 내부에서 IMC층의 계면으로 이동하는 경향을 알 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제25권7호
• /
• pp.496-499
• /
• 2012

Modified structure of copper pillar bump which has trapezoidal cross section on the top region is suggested with simulation results and concept of fabrication process. Due to the large surface area of joint region between bump and solder in suggested structure, electro-migration effect can be reduced. Reduction of electro-migration is related with current density and joule heating in bump and investigated with finite element methods with variation of dimensional parameters. Mechanical characteristics are also investigated with comparing modified copper pillar bump and conventional copper pillar bump.