• 한국전산구조공학회논문집
• /
• 제16권3호
• /
• pp.311-319
• /
• 2003

본 연구에서는 지수형 함수로 표현된 비선형 충격력을 받는 시스템의 동적 응답 정밀도를 향상시키고자 선형 충격력의 경우와 비교ㆍ검토하였다. Newmark 계열의 중앙법 알고리듬이 사다리꼴법과 같이 충격력이 없는 경우 모멘텀과 에너지 보존을 성립하도록 유도되었다. 중앙법, 사다리꼴법, 시간구간 종점 평가법((n+1)점 방법)을 선형 충격력에 적용하면 적분간격의 크기에 상관없이 보존성질을 만족하나, 비선형 충격력의 경우 모멘텀과 에너지 보존 상수값이 과소 또는 과대평가 되어졌다. 이러한 오차를 제거하고자 시간간격을 늘리면서 평가함수의 개수를 최소로 하는 다단계 방법중의 하나인 Simpson 1/3법을 사용하여 보존상수값의 정밀도를 향상시켰다. 아울러 유한회전을 포함한 유한운동을 해석할 때에도 제안된 알고리듬이 확정ㆍ적용될 가능성을 보여주고 있다.

• 한국전자파학회지:전자파기술
• /
• 제10권3호
• /
• pp.2-17
• /
• 1999

본 논문에서는 software radio 시스템의 핵심 부 분의 하나인 digital channelizer라고 불리우는 일종 의 programmable downconverter(PDC)를 간단하게 구현하는 방법을 제안한다. 제안하는 방법은 cas-caded integrator-comb(CIC) 여파기에 기초한 POC 를 효과적으로 설계하기 위해 새로운 보간된 2차 다항식 (Interpolated Second Order Polynomial. ISO OP)을 사용하는 것에 근간을 두고 있다. 이러한 ISOP는 매우 간단하면서도 미미하게 aliasing reR jection이 떨어지는 대신 통과대역 dr$\infty$p을 효과적 으로 감소시킨다는 장점을 가지고 있다. 뿐만 아니라 보통 CIC 여파기 다음에 위치 하는 halfband 여 파기를 효과적으로 간단히 만들 수 있도록 하여준 다 본 논문에서는 이러한 ISOP의 장점들을 이용 하여 ISOP여파기 이외에 기존의 halfband 여파기 를 대체할 수 있는 간단한 변형된 halfband 여파기(modified halfband filter. MHBF) 를 제 안한다. 결 국 PDC를 위해 제 안된 decimation 여 파기 는 CIC 여파기, ISOP, MHBF, 프로그램 가능한 FIR (prog grammable FIR. PFIR) 여파기들의 직렬 연결 구 조가 된다. 또한 본 논문에서는 이러한 직렬 연결 된 여러 가지 여파기들을 통시에 최적화하는 기법 을 제안한다. 설계 예제활 통하여 실제로 기존 방 법들보다 본 논문에서 제안하는 방법이 효과적임 을 보인다.

• 대한전자공학회논문지SD
• /
• 제38권9호
• /
• pp.663-670
• /
• 2001

본 논문은 여러 이산 신호 처리(Digital Signal Processing)에서 많이 사용되는 FIR Filter의 전력 소모를 줄이는 새로운 방법을 제안한다. FIR Filter에서 소모되는 전력 중 곱셈기가 차지하는 비중이 매우 높다라는 사실과 2D 영상에서 이웃한 픽셀 값의 공간 상관성이 높다라는 성질을 이용하였다. 곱셈기의 입력인 영상 데이터를 상대적으로 상관성이 높은 상위 비트(MSBs)와 상관성이 낮은 하위 비트(LSBs)로 구분하고, 각각에 대해서 필터링을 수행하도록 하였다. 또한, 입력의 상위 비트와 필터 계수와의 곱셈 결과는 캐쉬 (cache)에 저장하여 재사용함으로써 불필요한 상위 비트의 연산을 줄이도록 하였다. 이러한 방법을 SMT(Separated Multiplication Technique)라 부르기로 한다. FIR Filter를 사용함에 있어 제안된 SMT를 이용하였을 경우에 15%정도의 전력 이득 효과를 얻을 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권5호
• /
• pp.232-242
• /
• 2005

이 논문에서는 빠른 하드웨어/소프트웨어 통합합성을 위해 데이타플로우 그래프(DFG: Dataflow Graph)로부터 하드웨어를 자동으로 합성하는 내용을 다룬다. 이 데이타플로우 그래프에서 로드는 FIR(Finite Impulse Response) 필터나 DCT(Discrete Cosine Transform) 블록과 같이 크기가 어느 정도 되는 하드웨어 블록을 나타내며, 이 노드의 포트는 한번 수행할 때마다 하나 이상의 데이타 샘플을 주고 받을 수 있다. 즉, 멀티레이트 데이타 샘플(multi-rate data sample)을 교환한다. 이러한 특성들은 기존의 Behavioral Synthesis와 구별되는 점이며, 따라서 Behavioral Synthesis보다 어려운 문제가 된다. 본 논문에서 제안하는 설계 방법을 사용하면 알고리즘을 명세하는 데이타플로우 그래프는 하드웨어 리소스의 할당과 스케줄 정보에 따라 다양한 하드웨어 구조로 매핑될 수 있다. 따라서 하드웨어 설계시에 면적/성능 트레이드오프 관계를 손쉽게 관리할 수 있으며, 하드웨어를 자동으로 합성하는 기존의 방식보다구현 가능한 하드웨어 설계 공간을 더욱 넓혀주는 효과를 거둘 수 있다.

• 한국통신학회논문지
• /
• 제29권2C호
• /
• pp.213-221
• /
• 2004

본 논문에서는 저지연 특성을 갖는 2 채널 FIR QMF 뱅크를 시간 영역에서 가중 함수를 이용해서 설계하는 새로운 방법을 제안한다. QMF 뱅크를 설계할 때에 본 논문에서 사용한 가중 함수는 QMF의 반복 설계 과정에서 얻어진 이전의 필터 계수 벡터를 이용하여 계산한다. 그리고 기존의 방법에서는 왜곡이 생기는 주파수 대역은 천이 대역에서 왜곡이 생기는 특정 주파수 대역을 이용하지만 본 논문에서는 통과 대역과 저지 대역 에지 주파수를 이용한다. 통과 대역과 저지 대역 에지 주파수를 이용함으로써 왜곡이 생기는 특정 주파수 대역을 조사할 필요가 없는 장점이 있다. QMF 뱅크 설계에 적용하기 위해서 제안된 방법의 성능 결과를 기존의 방법과 비교하였으며, 가중 함수와 통과 및 저지 대역 에지 주파수를 이용한 제안된 방법이 가중 함수를 계산하기 때문에 기존의 방법에 비해 연산 성능은 떨어지지만 재생 오차는 최대 0.001[dB], 통과 대역 리플은 0.003[dB] 그리고 백색 잡음에 대한 SNR은 71[dB], 스텝 입력에 대한 SNR은 32[dB] 증가했다.

• Structural Engineering and Mechanics
• /
• 제43권2호
• /
• pp.179-197
• /
• 2012

This study presents the findings of the structural health monitoring and the real time system identification of one of the first large scale building instrumentations in Turkey for earthquake safety. Within this context, a thorough review of steps in the instrumentation, monitoring is presented and seismic performance evaluation of structures using both nonlinear pushover and nonlinear dynamic time history analysis is carried out. The sensor locations are determined using the optimal sensor placement techniques used in NASA for on orbit modal identification of large space structures. System identification is carried out via the stochastic subspace technique. The results of the study show that under ambient vibrations, stocky buildings can be substantially stiffer than what is predicted by the finite element models due to the presence of a large number of partitioning walls. However, in a severe earthquake, it will not be safe to rely on this resistance due to the fact that once the partitioning walls crack, the bare frame contributes to the lateral stiffness of the building alone. Consequently, the periods obtained from system identification will be closer to those obtained from the FE analysis. A technique to control the validity of the proportional damping assumption is employed that checks the presence of phase difference in displacements of different stories obtained from band pass filtered records and it is confirmed that the "proportional damping assumption" is valid for this structure. Two different techniques are implemented for identifying the influence of the soil structure interaction. The first technique uses the transfer function between the roof and the basement in both directions. The second technique uses a pre-whitening filter on the data obtained from both the basement and the roof. Subsequently the impulse response function is computed from the scaled cross correlation between the input and the output. The overall results showed that the structure will satisfy the life safety performance level in a future earthquake but some soil structure interaction effects should be expected in the North South direction.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.425-435
• /
• 2016

This paper describes a spread-spectrum clock generation method by utilizing a ${\Delta}{\Sigma}$ digital PLL (DPLL) which is solely based on binary phase detection and does not require a linear time-to-digital converter (TDC) or other linear digital-to-time converter (DTC) circuitry. A 1-bit high-order ${\Delta}{\Sigma}$ modulator and a hybrid finite-impulse response (FIR) filter are employed to mitigate the phase-folding problem caused by the nonlinearity of the bang-bang phase detector (BBPD). The ${\Delta}{\Sigma}$ DPLL employs a two-point modulation technique to further enhance linearity at the turning point of a triangular modulation profile. We also show that the two-point modulation is useful for the BBPLL to improve the spread-spectrum performance by suppressing the frequency deviation at the input of the BBPD, thus reducing the peak phase deviation. Based on the proposed architecture, a 3.2 GHz spread-spectrum clock generator (SSCG) is implemented in 65 nm CMOS. Experimental results show that the proposed SSCG achieves peak power reductions of 18.5 dB and 11 dB with 10 kHz and 100 kHz resolution bandwidths respectively, consuming 6.34 mW from a 1 V supply.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.464-472
• /
• 2012

본 논문에서는 연속된 프레임을 갖는 영상의 프레임간 움직임 추정 기법을 응용하여 고해상도 영상을 생성하는 초해상도 기법을 제안한다. 단일 영상을 이용한 초해상도 기법의 경우 영상에서의 고주파 대역을 찾기 위해 확률 및 이산 웨이블릿 변환(discrete wavelet transform: DWT) 기반 등 다양한 방법이 제시되었으나, 연산에 사용할 수 있는 정보가 제한적이라는 문제가 존재한다. 이러한 문제를 해결하기 위해 연속된 프레임을 이용한 초해상도 기법이 다양하게 제안되었다. 연속 프레임 기반 초해상도 기법의 핵심인 입력 저해상도 영상 간 정합(registration)의 정확도는 초해상도 기법의 결과에 큰 영향을 갖는다. 본 논문에서는 영상 간 정합의 정확도를 높이기 위하여 6-tap FIR(finite impulse response) 필터를 부화소(sub-pixel) 단위의 정합에 사용한다. 실험을 통하여 제안하는 기법의 결과영상이 기존의 최단입점(nearest neighborhood), 이중선형(bi-linear), 고등차수(bi-cubic) 보간법 보다는 우수하고 DWT 기반의 초해상도 기법과는 비슷한 성능을 가진다는 것을 확인할 수 있었다.

• 제어로봇시스템학회논문지
• /
• 제21권7호
• /
• pp.669-676
• /
• 2015

In this paper, we described the simulation results of the phase offset performance of a clock in holdover mode which was normally operated in GPS Disciplined Oscillator (GPSDO). In the TIE model, we included the time error term caused by environmental temperature variation because one of the most important parameters of clock phase error is the frequency offset and drift caused by the variation of temperature. For the simulation, we employed Maximum Time Interval Error (MTIE) for the performance evaluation when the frequency offset and drift are estimated by using an Unbiased Finite Impulse Response (UFIR) filter with ladder algorithm. We assumed that the noise in the GPS measurement is white Gaussian with zero mean and 1 ns standard deviation, and temperature linearly varies with a slope of $1{^{\circ}C}$ per hour. From the simulation results, the followings were observed. First, with the estimation error of temperature of less than 3 % and the temperature compensation period of less than 900 seconds, the requirement of CDMA2000 phase synchronization under 10 us could be achieved for more than 40,000 seconds holdover time if we employ an OCXO (Oven Controlled Crystal Oscillator) clock. Second, in order to achieve the requirement of LTE-TDD under 1.5 us for more than 10,000 seconds holdover time, below 3 % estimation error and 500 seconds should be retained if a Rubidium clock is adopted.

• 한국전자파학회논문지
• /
• 제24권7호
• /
• pp.737-747
• /
• 2013

개발된 3차원 탐색 레이더는 저속으로 기동 중인 작은 RCS(Radar Cross Section)를 갖는 다수의 표적을 TWS(Track While Scan) 방식을 활용하여 실시간으로 탐지, 추적하여 표적의 거리, 속도, 각도 정보를 추출하는 펄스도플러(pulsed-doppler) 방식의 레이더이다. 본 논문에서는 고속으로 기동하는 표적을 탐지하기 위한 일반적인 레이더 신호처리 기법과 비교하여 영속도 근처의 저속 표적을 탐지하기 위한 속도 채널 처리 및 클러터맵 생성기법, 생성된 클러터맵을 활용하여 표적 정보를 획득하기 위한 신호처리 기법을 기술하며, 고속 다중 DSP가 탑재된 상용(COTS: Commercial Off-The-Shelf) 보드를 활용하여 개발된 3차원 탐색 레이더용 실시간 신호처리기의 HW/SW 구조 설계 및 탑재 알고리즘, 시험 결과 등을 제시한다.