• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.27 no.11
• /
• pp.707-711
• /
• 2014

The $0.99Bi_{0.5}(Na_{0.78}K_{0.22})_{0.5}TiO_3-0.01LaAlO_3$, $0.01LaMnO_3$ or $0.01LaFeO_3$ (0.99BNKT-0.01LA, 0.01LM or 0.01LF) ceramics were prepared by a conventional mixed mothod. The structure and morphology of the lead free ceramics were characterized by XRD (X-ray diffraction) and FE-SEM (field emission scanning electron microscopy). XRD results indicated that the BNKT ceramics modified by LA, LM or LF induced a transition from a ferroelectric tetragonal to a non-polar pseudo-cubic phase, leading to decrease in the remnant polarization ($P_r$) and coercive field ($E_c$) in the P-E hysterisis loops. The effects of the BNKT ceramics modified by La-based $ABO_3$ pervskite structure on the electric-field induced strain were investigated, and the largest normalized unipolar strain ($S_{max}/E_{max}$) was found in BNKT-0.01LF ceramic.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.21 no.8
• /
• pp.222-227
• /
• 2020

Pb(Zr,Ti)O₃(denoted as PZT) in the perovskite phase is used as a dielectric, piezoelectric, and super appetizer material owing to its ferroelectric properties. A PZT film was formed by an RF magnetron sputtering process by preparing a target composed of Pb_1.3(Zr_0.52Ti_0.48)O₃. The PZT film was formed by dividing the material into a mono-layer PZT produced continuously with the same sputtering power and a bi-layer PZT produced with two-stage sputtering power. The bi-layer PZT consisted of a lower layer produced under low-power sputtering conditions and an upper layer produced under the same conditions as the mono-layer PZT. XRD revealed small amounts of pyrochlore phase in the mono-layer PZT, but only the perovskite phase was detected in the bi-layer PZT. SEM and AFM revealed the upper part of the bi-layer PZT to be more compact and smooth. Moreover, the bi-layered PZT showed superior symmetry polarization and a significantly reduced leakage current of less than 1×10-5 A/cm². This phenomenon observed in bi-layer PZT was attributed to the induction of growth into a pure perovskite phase by suppressing the formation of a pyrochlore phase in the upper PZT layer where the densely formed lower PZT layer was produced sequentially.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.11 no.6
• /
• pp.436-441
• /
• 1998

$Pt/SrTiO_3/Pb_x(Zr_{0.52}, Ti_{0.48})O_3/SrTiO_3/Si$ structure was prepared by rf-magnetron sputtering method for use in nondestructive read out ferroelectric RAM(NDRO-FEAM). PBx(Zr_{0.52}Ti_{0.48})O_3}$(PZT) and $SrTiO_3$(STO) films were deposited respectively at the temperatures of $300^{\circ}C and 500^{\circ}C$on p-Si(100) substrate. The role of the STO film as a buffer layer between the PZT film and the Si substrate was studied using X-ray diffraction (XRD), Auger electron spectroscopy (ASE), and scanning electron microscope(SEM). Structural analysis on the interfaces was carried out using a cross sectional transmission electron microscope(TEM). For PZT/Si structure, mostly Pb deficient pyrochlore phase was formed due to the serious diffusion of Pb into the Si substrate. On the other hand, for STO/PZT/STO/Si structure, the PZT film had perovskite phase and larger grain size with a little Pb interdiffusion. the interfaces of the PZT and the STO film, of the STO film and the interface layer and $SiO_2$, and of the $SiO_2$ and the Si substate had a good flatness. Across sectional TEM image showed the existence of an amorphous layer and $SiO_2$ with 7nm thickness between the STO film and the Si substrate. The electrical properties of MIFIS structure was characterized by C-V and I-V measurements. By 1MHz C-V characteristics Pt/STO(25nm)/PZT(160nm)/STO(25nm)/Si structure, memory window was about 1.2 V for and applied voltage of 5 V. Memory window increased by increasing the applied voltage and maximum voltage of memory window was 2 V for V applied. Memory window decreased by decreasing PZT film thickness to 110nm. Typical leakage current was abour $10{-8}$ A/cm for an applied voltage of 5 V.

• Journal of the Microelectronics and Packaging Society
• /
• v.10 no.2
• /
• pp.49-54
• /
• 2003

We have investigated the effects of hydrogen annealing on the physical and electrical properties of $SrBi_{2}Ta_{2}O_9(SBT)$ thin films in the Pt/SBT/Si (MFS) structure and Pt/SBT/Pt (MFM) one, respectively. The microstructure and electrical characteristics of the SBT films were deteriorated after hydrogen annealing due to the damage of the SBT films during the annealing process. To investigate the reason of the degradation of the SBT films in this work, in particular, the effect of the Pt top electrodes, SBT thin films deposited on Si, Pt, respectively, were annealed with the same process conditions. From the XRD, XPS, P-V, and C-V data, it was seen that the SBT itself was degraded after $H_2$ annealing even without the Pt top electrodes. In addition, the degradation of the SBT films after $H_2$ annealing was accelerated by the catalytic reaction of the Pt top electrodes which is so-called hydrogen degradation. To prevent this phenomenon, we proposed the alternative top electrode material, i.e. Ir, and the electrical properties of the SBT thin films were examined in the $Ir/IrO_2/SBT/IrO_2$ structures before and after the H$_2$ annealing and recovery heat-treatment processes. From the results of the P-V measurement, it could be concluded that Ir is one of the promising candidate as the electrode material for degradation resistance in the MFM structure using SBT thin films.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.07a
• /
• pp.319-322
• /
• 2003

To match the charge induced by the insulators $CeO_2$ with the remanent polarization of ferro electric SBT thin films, areas of Pt/SBT/Pt (MFM) and those of $Pt/CeO_2/Si$ (MIS) capacitors were ind ependently designed. The area $S_M$ of MIS capacitors to the area $S_F$ of MFM capacitors were varied from 1 to 10, 15, and 20. Top electrode Pt and SBT layers were etched with for various area ratios of $S_M\;/\;S_F$. Bottom electrode Pt and $CeO_2$ layers were respectively deposited by do and rf sputtering in-situ process. SBT thin film were prepared by the metal orgnic decomposition (MOD) technique. $Pt(100nm)/SBT(350nm)/Pt(300nm)/CeO_2(40nm)/p-Si$ (MFMIS) gate structures have been fabricated with the various $S_M\;/\;S_F$ ratios using inductively coupled plasma reactive ion etching (ICP-RIE). The leakage current density of MFMIS gate structures were improved to $6.32{\times}10^{-7}\;A/cm^2$ at the applied gate voltage of 10 V. It is shown that in the memory window increase with the area ratio $S_M\;/\;S_F$ of the MFMIS structures and a larger memory window of 3 V can be obtained for a voltage sweep of ${\pm}9\;V$ for MFMIS structures with an area ratio $S_M\;/\;S_F\;=\;6$ than that of 0.9 V of MFS at the same applied voltage. The maximum memory windows of MFMIS structures were 2.28 V, 3.35 V, and 3.7 V with the are a ratios 1, 2, and 6 at the applied gate voltage of 11 V, respectively. It is concluded that ferroelectric gate capacitors of MFMIS are good candidates for nondestructive readout-nonvolatile memories.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.257-257
• /
• 2007

고밀도 FeRAM (Ferroe!ectric Random Access Memory) 소자를 개발하기 위해서는 강유전체 물질을 이용한 안정적인 스텍형의 커패시터 개발이 필수적이다. 특히 $(Bi,La)_4Ti_3O_{12}$ (BLT) 강유전체 물질을 이용하는 경우에는 낮은 열처리 온도에서도 균질하고 높은 값의 잔류 분극 값을 확보하는 것이 가장 중요한 과제 중의 하나이다. 불행히도, BLT 물질은 a-축으로는 약 $50\;{\mu}C/cm^2$ 정도의 높은 잔류 분극 값을 갖지만, c-축 방향으로는 $4\;{\mu}C/cm^2$ 정도의 낮은 잔류 분극 값을 나타내는 동의 강한 비등방성 특성을 보인다. 따라서 BLT 박막에서 각각 입자들의 크기 및 결정 방향성을 세밀하게 제어하는 것은 무엇보다 중요하다. 본 연구에서는 16 Mb의 1T/1C (1-transistor/1-capacitor) 형의 FeRAM 소자를 BLT 박막을 적용하여 제작하였다. 솔-젤 (sol-gel) 용액을 이용하여 스핀코팅법으로 BLT 박막을 증착하고, 후속 열처리 공정을 RTP (rapid thermal process) 공정을 이용하여 수행하였다. 커패시터의 하부 전극 및 상부 전극은 각각 Pt/IrOx/lr 및 Pt을 적용하였다. 반응성 이온 에칭 (RIE: reactive ion etching) 공정을 이용하여 커패시터를 형성시킨 후, 32k-array (unit capacitor: $0.68\;{\mu}m$) 패턴에서 측정한 스위칭 분극 (dP=P*-P^) 값은 약 $16\;{\mu}C/cm^2$ 정도이고, 웨이퍼 내에서의 균일도도 2.8% 정도로 매우 우수한 특성을 보였다. 그러나 단위 셀들의 특성을 평가하기 위하여 bit-line의 전압을 측정한 결과, 약 10% 정도의 커패시터에서 불량이 발생하였다. 그리고 이러한 불량 젤들은 매우 불규칙적으로 분포함을 확인할 수 있었다. 이러한 불량 원인을 파악하기 위하여 양호한 젤과 불량이 발생한 셀에서의 BLT 박막의 미세구조를 분석하였다. 양호한 셀의 BLT 박막 입자들은 불량한 셀에 비하여 작고 비교적 균일한 크기를 갖고 있었다. 이에 비하여 불량한 셀에서의 BLT 박막에는 과대 성장한 입자들이 존재하고 이에 따라서 입자 크기가 매우 불균질한 것으로 확인되었다. 또 이러한 과대 성장한 입자들은 거의 모두 c-축 배향성을 나타내었다. 이상의 실험 결과들로부터, BLT 박막을 이용하여 제작한 FeRAM 소자에서 발생하는 불규칙한 셀 불량의 주된 원인은 c-축 배향성을 갖는 과대 성장한 입자의 생성임을 알 수 있었다. 즉 BLT 박막을 이용하여 FeRAM 소자를 제작하는 경우, 균일한 크기의 입자 및 c-축 배향성의 입자 억제가 매우 중요한 기술적 요소임을 알 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.279-279
• /
• 2007

비휘발성 메모리 Fe-RAM은 빠른 정보처리 속도와 전원공급이 차단되었을 때도 계속 정보를 유지할 수 있는 비휘발성 특징과 더불어 저전압, 저전력 구동의 장점이 있어서, 차세대 메모리로 많은 주목을 받고 있다. FeRAM에 사용되는 강유전체는 주로 Pb(Zr,Ti)$O_3$가 적용되었는데, 최근에는 비납계 강유전체의 연구도 활발히 이루어지고 있다. 이러한 비납계 강유전체 중에서 가장 특성이 우수한 물질은 $(Bi,La)_4Ti_3O_{12}$ (BLT) 이다. 그런데 BLT는 결정 방향에 따른 강한 이방성의 강유전 특성을 나타내기 때문에 BLT 박막을 이용하여 Fe-RAM 소자 등을 제작하기 위해서는 결정의 방향성을 세심하게 제어하는 것이 매우 중요하다. 지금까지 연구된 BLT 박막의 방향성 조절결과를 보면, BLT 박막을 스핀 코팅 법 (spin coating method)으로 증착하고, 핵생성 열처리 단계를 조절하여 무작위 방향성을 갖는 박막을 제조하는 방법이 일반적이었다. 그런데 이러한 스핀 코팅법에서의 핵생성 단계의 제어는 공정 조건 확보가 너무 어려운 단점이 있다. 이러한 어려움을 극복할 수 있는 대안은 스퍼터링 증착법(sputtering deposition method), PLD (pulsed laser deposition)법 등과 같은 PVD (physical vapor deposition) 법의 증착방법을 적용하는 것이다. PVD 법으로 증착하는 경우에는 이미 박막 내에 무수한 결정핵이 존재하기 때문에 핵생성 단계가 필요가 없게 된다. PVD 증착법의 적용을 위해서는 타겟의 제조 및 평가 실험이 선행되어야 한다. 그런데 벌크 BLT 재료의 소결공정 조건과 전기적 특성에 관한 연구 결과는 거의 발표가 되지 않고 있다. 본 실험에서는 $Bi_2O_3,\;TiO_2,\;La_2O_3,\;Nb_2O_5\;and\;Al_2O_3$ 분말들을 이용하여 최적의 조성을 구하기 위하여 $Nb^{+5}$ 와 $Al^{+3}$을 $Ti^{+4}$ 자리에 소량 치환시켜 제조하였다. 혼합된 분말을 하소 후 pellet 형태로 성형하여 소결을 실시하였다. 시편을 1mm 두께로 연마하고, 양면에 silver 전극을 인쇄하여 전기적 특성을 측정하였다. 측정결과 $Ti^{+4}$ 자리에 $Nb^{+5}$를 치환하여 제조한 시편에서 $2P_r{\sim}31\;{\mu}c/cm^2$정도의 매우 우수한 특성을 얻었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.280-280
• /
• 2007

$Pb(Zr,Ti)O_3$ (PZT) 강유전체 박막은 높은 잔류 분극 (remanent polarization) 특성 때문에 현재 강유전체 메모리 (FeRAM) 소자에 적용하기 위하여 가장 활발히 연구되고 있다. 그런데 PZT 물질은 피로 (fatigue) 및 임프린트 (imprint) 등의 장시간 신뢰성 (long-term reliability) 특성이 취약한 단점을 가지고 있다. 이러한 신뢰성 문제를 해결할 수 있는 효과적인 방법 중의 하나는 $IrO_2$, $SrRuO_3$(SRO) 등의 산화물 전극을 사용하는 것이다. 많은 산화물 전극 중에서 SRO는 PZT와 비슷한 pseudo-perovskite 결정구조를 갖고 격자 상수도 비슷하여, PZT 커패시터의 강유전 특성 및 신뢰성을 향상시키는데 매우 효과적인 것으로 알려져 있다. 따라서 본 연구는 PZT 커패시터에 적용하기 위하여 SRO 박막을 증착하고 이의 전기적 특성 및 미세구조를 분석하고자 하였다. 또 실제로 SRO 박막을 상부전극과 PZT 사이의 버퍼 층 (buffer layer)으로 적용한 경우의 커패시터 특성도 평가하였다. 먼저 다결정 SRO 박막을 $SiO_2$/Si 기판 위에 DC 마그네트론 스퍼터링 법 (DC magnetron sputtering method)으로 증착하였다. 그 다음 이러한 SRO 박막의 미세구조, 결정성 및 전기적 특성이 증착 조건들의 변화에 따라서 어떤 경향성을 보이는지를 평가하였다. 기판 온도는 $350\;{\sim}\;650^{\circ}C$ 범위에서 변화시켰고, 증착 파워는 500 ~ 800 W 범위에서 변화시켰다. 또 Ar+$O_2$ 혼합 가스에서 산소의 혼합 비율을 20 ~ 50% 범위에서 변화시켰다. 이러한 실험 결과 SRO 박막의 전기적 특성 및 미세 구조는 기판의 증착 온도에 따라서 가장 민감하게 변함을 관찰할 수 있었다. 다른 증착 조건과 무관하게 $450^{\circ}C$ 이상의 온도에서 증착된 SRO 박막은 모두 주상정 구조 (columnar structure)를 형성하며 (110) 방향성을 강하게 나타내었다. 가장 낮은 전기 저항은 $550^{\circ}C$ 증착 온도에서 얻을 수 있었는데, 그 값은 약 $440\;{\mu}{\Omega}{\cdot}cm$ 이었다. SRO 버퍼 충을 적용하여 제작한 PZT 커패시터의 잔류 분극 (Pr) 값은 약 $30\;{\mu}C/cm^2$ 정도로 매우 높은 값을 나타내었고, 피로 손실 (fatigue loss)도 $1{\times}10^{11}$ 스위칭 사이클 후에 약 11% 정도로 매우 양호한 값을 나타내었다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.35 no.1
• /
• pp.24-31
• /
• 2022

This study investigated microstructures, crystal structures, polarization, dielectric and electromechanical properties of 0.76Bi_1/2Na_1/2TiO₃-0.24SrTiO₃ (BNT-24ST)-based piezoceramcs by adding Li₂CO₃ and B₂O₃ (LB) as sintering aids for low-temperature sintering. All samples were successfully synthesized using conventional solid-state reaction method and sintered at 950, 1,000, 1,050, 1,100 and 1,175℃ for 2 hours. Without LB, specimens required sintering temperatures over 1,175℃ for sufficient densification, while the addition of 0.10-mol LB decreased the sintering temperatures down to 950℃. The average grain size and dielectric properties of BNT-24ST-10LB ceramics were enhanced with increasing sintering temperature. We found that the low-temperature sintered BNT-24ST piezoceramics by adding LB showed the d₃₃*value of 402 pm/V at 4 kV/mm after sintering at 1,050℃, which was better than that of high-temperature fired specimens sintered at 1,175℃ without LB (242 pm/V). We believe that the results of this study promise a candidate for low-cost multilayer ceramic actuator applications.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.37 no.4
• /
• pp.427-432
• /
• 2024

The polymer crystallization process, promoting the formation of ferroelectric β-phase, is essential for developing polyvinylidene fluoride (PVDF)-based high-performance piezoelectric energy harvesters. However, traditional high-temperature annealing is unsuitable for the manufacture of flexible piezoelectric devices due to the thermal damage to plastic components that occurs during the long processing times. In this study, we investigated the feasibility of introducing a flash lamp annealing that can rapidly induce the β-phase in the PVDF layer while avoiding device damage through selective heating. The flash light-irradiated PVDF films achieved a maximum β-phase content of 76.52% under an applied voltage of 300 V and an on-time of 1.5 ms, a higher fraction than that obtained through thermal annealing. The PVDF-based piezoelectric energy harvester with the optimized irradiation condition generates a stable output voltage of 0.23 V and a current of 102 nA under repeated bendings. These results demonstrate that flash lamp annealing can be an effective process for realizing the mass production of PVDF-based flexible electronics.