• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.963-966
• /
• 2003

This paper proposes a new locking algorithm of the delay locked loop (DLL) which reduces the lock-acquisition time and eliminates false locking problem to enlarge the operating frequency range. The proposed DLL uses the modified phase frequency detector (MPFD) and the modified charge pump (MCP) to avoid the false locking problem. Adopting a new lock detector that measures delay between elects helps the fast lock-acquisition time greatly. The idea has been confirmed by HSPICE simulations in a 0.35-${\mu}{\textrm}{m}$ CMOS process.

• 한국통신학회논문지
• /
• 제36권9C호
• /
• pp.581-588
• /
• 2011

본 논문에서는 cosine 위상 binary offset carrier (BOC) 신호를 위한 코드 추적 기법을 제안한다. BOC 자기상관함수는 다수의 부상관함수들로 이루어져 있으며, 본 논문에서는 이러한 부상관함수들을 재결합함으로써 주변첨두가 없는 새로운 상관함수를 획득한다. 마지막으로 delay lock loop 에서 사용되는 자기상관함수를 제안한 상관함수로 대체함으로써 주변첨두로 인한 false lock 문제를 해결한다. 또한 모의실험 결과를 통해 제안한 기법이 기존의 기법에 비해 더 좋은 tracking error standard deviation (TESD) 성능을 가지는 것을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(A)
• /
• pp.559-561
• /
• 2011

멀티코어 환경에서는 공유 데이터에 대한 동기화로 인한 병목 현상이 중요한 문제점 중의 하나이다. 그리고 동적 메모리 할당자는 대량의 메모리를 할당 및 해제하는 프로그램에서 공유 데이터에 대한 동기화 문제로 성능 저하를 유발시키고 있다. 이를 해결하기 위해 다양한 lock-free 메모리 할당 기법들이 소개되었지만 false sharing과 heap blow-up과 같은 여러 가지 문제점들을 가지고 있다. 이에 본 논문에서는 새로운 연속할당 기법을 제안하고, 이를 이용하여 동일 블록 내의 오브젝트 할당/해제에 따른 동기화 문제를 해결함으로써 효과적인 lock-free 메모리 할당 기법을 제안하였다. 그리고 제안 기법을 구현하여 기존의 메모리 할당 기법들과 실험을 통하여 검증하였으며, 대량의 메모리를 사용하는 멀티 스레드 환경에서 특히 좋은 성능을 보이는 것을 확인하였다.

• Journal of Positioning, Navigation, and Timing
• /
• 제4권3호
• /
• pp.107-114
• /
• 2015

Binary Offset Carrier (BOC) signal planned for future Global Navigation Satellite System (GNSS) provided better positioning accuracy and smaller multipath error than GPS C/A signal. However, due to the multiple side peaks in the auto-correlation function (ACF) of the BOC modulated signals, a receiver may false lock onto one of the side peaks in the tracking mode. This false lock would then result in a fatal tracking error. In this paper, we propose an unambiguous tracking method for composite BOC (CBOC) signals to mitigate this problem. It aims to reduce the side peaks of the ACF of CBOC modulated signals. It is based on the combination of traditional CBOC correlation function (CF) and reference CF of unmodulated pseudo- random noise code (PRN code). First, we present that cross-correlation function (CCF) with unmodulated PRN code is close to the secondary peaks of the traditional CBOC. Then, we obtain an unambiguous correlation function by subtracting traditional CBOC ACF from these CFs. Finally, the tracking performance for the CBOC signals is examined, and it is shown that the proposed method has better performance than the traditional unambiguous tracking method in additive white Gaussian noise (AWGN) channel.

• 대한전자공학회논문지
• /
• 제21권2호
• /
• pp.13-18
• /
• 1984

확산 스펙트럼 통신방식의 tracking 과정에서 hold-in time 및 false loch를 벗어나는 시간의 확률분포를 연구하였다. 이것은 correlator회로의 dwell time과 threshold level을 결정하는데 도움이 된다. 구하고자 하는 이산확률함수에 대한 발생함수를 급수전개하고 해당되는 항들의 계수를 합하여 동기 유지 시간의 확률분포를 유도하였다. 그리하여 일반적인 시스템 파라미터들로 표현된 결과식을 구하였다.

• 대한전자공학회논문지
• /
• 제19권2호
• /
• pp.38-50
• /
• 1982

이 논문에서는 변형된 디지탈 Costas loop이라고 불리우는 새로운 형의 digital phase-locked loop(DPLL)을 제안하고 성능을 해석하였다. 제안된 DPLL의 주요 특성은 tan-1(·) 함수를 DPLL에 사용함으로써 phase error detector가 선형 특성을 갖게 되고, 따라서 mod-2π 선형 difference equation에 의해서 그 특성을 설명할 수 있다. 본 논문은 2부로 나뉘어져 1부에서는 먼저 제안된 시스템을 설명하고 잡음이 없는 경우 Phase plane방법에 의해서 1차와 2차 loop의 성능을 해석했다. 초기 조건에 관계없이 locking이 될 수 있는 locking 범위의 식을 유도하고, 경우에 따라서 일어날 수 있는 false lock 또는 oscillation 현상을 설명했다. 이론적인 모든 해석은 컴퓨터 시뮬레이션에 의해서 입증되었다. 논문의 2부에서는 잡음이 있을 경우에 제안된 DPLL의 성능을 해석하였다. Chapman-Kolmogorov 방정식을 사용하여 제안된 시스템의 phase error의 steady state probability density함수, mean 및 variance를 얻었다. 이 결과들은 제 2부에 게재 될 것이다.

• Journal of Information Processing Systems
• /
• 제14권2호
• /
• pp.499-509
• /
• 2018

Recently, hybrid transactional memory (HyTM) has gained much interest from researchers because it combines the advantages of hardware transactional memory (HTM) and software transactional memory (STM). To provide the concurrency control of transactions, the existing HyTM-based studies use a bloom filter. However, they fail to overcome the typical false positive errors of a bloom filter. Though the existing studies use a global lock, the efficiency of global lock-based memory allocation is significantly low in multi-core environment. In this paper, we propose an efficient hybrid transactional memory scheme using near-optimal retry computation and sophisticated memory management in order to efficiently process transactions in multi-core environment. First, we propose a near-optimal retry computation algorithm that provides an efficient HTM configuration using machine learning algorithms, according to the characteristic of a given workload. Second, we provide an efficient concurrency control for transactions in different environments by using a sophisticated bloom filter. Third, we propose a memory management scheme being optimized for the CPU cache line, in order to provide a fast transaction processing. Finally, it is shown from our performance evaluation that our HyTM scheme achieves up to 2.5 times better performance by using the Stanford transactional applications for multi-processing (STAMP) benchmarks than the state-of-the-art algorithms.

• 한국통신학회논문지
• /
• 제36권11C호
• /
• pp.694-701
• /
• 2011

본 논문에서는 하나의 수신기로 다중 대역 sine 위상 binary offset carrier (BOC) 신호를 이용할 수 있도록 부상관함수의 적응적 결합에 기반한 다중 대역 sine 위상 BOC 신호 동기화 기법을 제안한다. 구체적으로는 BOC 자기상관함수를 이루고 있는 다수의 부상관함수들을 생성하고, 이를 적응적으로 재결합함으로써 주변첨두가 없는 새로운 상관함수를 획득한다. 마지막으로 delay lock loop에서 사용되는 자기상관함수를 제안한 상관함수로 대체함으로써 주변첨두로 인한 false lock 문제를 해결한다. 제안한 동기화 기법은 모든 sine 위상 BOC 신호에 적용가능하며, 모의실험 결과를 통해 제안한 기법이 기존의 기법들에 비해 더 좋은 tracking error standard deviation(TESD) 성능을 가지는 것을 보인다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.74-84
• /
• 2007

본 논문에서는 기존의 DLL 지연 시간 잠금 범위를 확장하기 위해 새로운 이중 루프 DLL을 제안하였다. 제안한 DLL은 Coarse_loop와 Fine_loop를 포함하고 있으며, 와부 클럭과 2개의 내부 클럭 사이의 초기 시간차를 비교하여 하나의 루프를 선택하여 동작하게 된다. 2개의 내부 클럭은 VCDL의 중간 출력 클럭과 최종 출력 클럭이며 두 클럭의 위상차는 $180^{\circ}$이다. 제안한 DLL은 일반적인 잠금 범위 밖에 있을 경우 Coarse_loop를 선택하여 잠금 범위 안으로 이전 시킨 후 Fine_loop에 의하여 잠금 상태가 일어난다. 따라서 제안한 DLL은 harmonic lock이 일어나지 않는 한 항상 안정적으로 잠금 과정이 일어날 수 있게 된다. 제안한 DLL이 사용하는 VCDL은 두 개의 제어 전압을 받아 지연 시간을 조절함으로 일반적인 다 적층 currentstarved 형태의 인버터 대신에 TG 트랜지스터를 이용하는 인버터를 사용하여 지연 셀을 구성하였다. 새로운 VCDL은 종래의 VCDL에 비하여 지연시간 범위가 더욱 확장되었으며, 따라서 제안한 DLL의 잠금 범위는 기존의 DLL의 잠금 범위보다 2배 이상 확장되었다. 본 논문에서 제안한 DLL 회로는 0.18um, 1.8V TSMC CMOS 라이브러리를 기본으로 하여 설계, 시뮬레이션 및 검증하였으며 동작 주파수 범위가 100MHz${\sim}$1GHz이다. 또한, 1GHz에서 제안한 DLL의 잠금 상태에서의 최대 위상 오차는 11.2ps로 높은 해상도를 가졌으며, 이때 소비 전력은 11.5mW로 측정되었다.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.723-728
• /
• 2018

본 논문은 VLC (Visible Light Communication)의 새로운 응용 분야인 IoT 도어락 시스템을 위한 신호검출 방법을 제안한다. 보안성에 대한 이슈로 새로운 기술에 대한 수요가 있는 도어락 시스템에 VLC를 적용하기 위해서 극복해야 되는 사용자 인식을 위한 신호 검출 기법에 대해 설명한다. 이 시스템은 기존 인프라를 사용하여 가시광으로 통신을 수행하기 때문에 보안 및 높은 신호 검출 특성을 가진 것을 보인다. FFT를 사용한 신호 검출을 위하여 파일럿 신호를 기반으로 인증 채널에 접근한 사용자의 신호를 검출하고 이에 따른 채널 모델에서 오경보 확률과 검출 확률의 성능을 보인다.